Еще один Орион на ПЛИС

[andreil]

Может получилось бы сделать такт CPU 6,25 без Wait, а 12,5 уже c Wait ?

Я пока попробую вообще без ожидания - экспериментирую с формированием стробов сигнала доступа к памяти - для симметричности необходимо и чтение и запись свести к одинаковому интервалу времени. Да и ожидание проблематично будет включить - у меня на него не осталось выводов на гребёнке GPIO Я даже не все сигналы от CPU смог пропихнуть - сейчас идут только /RFSH, /M1, /MREQ, /IORQ, /RD, /WR, CLK, /INT, /RESET. Остальное - только если отрезать старшие адреса памяти (A17, A18). Дальше резать уже некуда. Хотя, можно подключиться через соседний коннектор (LTC CON) - там 7 сигналов есть через коммутатор.
Генерация тактов для процессора будет перенесена в видеомодуль и будет выполнена в виде 1 GAL - сейчас над её прошивкой и сижу как раз.
На плате процессора всю логику дешифрации адресов для ПЗУ/портов/прочего так же выкину в GAL (кроме IC непосредственно дешифраторов).

- - - Добавлено - - -

Давайте уже продукцию. А то мои баллоны не сдюжат (с)

Терпение, мой друг, только терпение
Сильно масштабные переделки получились. С учётом того, что вся мелкая логика будет в GAL, то плату видеомодуля можно делать уже сейчас. Надо только посмотреть места, где может понадобиться вставлять цепочки задержек сигналов.
И да, если нужен псевдографический режим, то нужна прошивка ПЗУ для его тестирования. Потому что кроме ПЗУ пока что никаких путей запуска программ не имеется...

PS: И да - эта версия, как и ПРО, only Z80...

[andreil]

Итак, на частоте 12,5МГц без WAIT'ов время доступа к памяти получается очень малым - но я частоту переключения пока что "задрал" очень высоко - период вышел 20нс. Работает почти идеально, но есть и конфликты - при работе теста видны артефакты.
В основном сейчас занимался упаковкой логики для дальнейшего переноса в GAL. Пока что получилось 6 корпусов на оба модуля:

1. GAL_X - формирование сигналов на основании сигналов от счётчиков горизонтали экрана (горизонтальное гашение, импульс для отсчёта строк, горизонтальная синхронизация, счётчик столбцов 16-битных видеоданных, арбитраж доступа к памяти, сигнал на чтение из видеопамяти);
2. GAL_Y - формирование сигналов на основании сигналов от счётчиков вертикали экрана (гашение урана, горизонтальная синхронизация, конец кадра - для прерывания);
3. GAL_VMUX - формирование видеовыхода на основании сигналов от сдвиговых регистров, битов 0, 1 и 4 видеорежима, данных регистров псевдоцветных режимов;
4. GAL_CPU - формирование сигналов для процессора и не только (тактовые импульсы CPU, стробирование сброса, укорачивание сигнала чтения - необязательно и потом может быть и уберу);
5. GAL_ADDR - формирование сигналов для дешифраторов портов (два сигнала для выборки дешифраторов стандартных портов F4-FB, разрешение на включение мультиплексоров адресов MA14-MA19, сигналы доступа к памяти на чтение и запись);
6. GAL_MEM - формирование сигналов доступа к ROM1 и ROM2, блокировки оперативной памяти, переключения адресов MA14-MA19.

В процессорном модуле есть ещё пачка мелкой логики, но там всё тяжело и некоторые места ещё не проверялись толком.

Ну, а поскольку с GAL'ками более-менее готово, надо решать проблему с артефактами записи в память

- - - Добавлено - - -

Кстати, о портах ввода-вывода - длительность чтения равна 197нс. Запись не проверял ещё, но если судить по циклу записи в память и дополнительному циклу ожидания по умолчанию, получается около 117нс.
Всё это без учёта задержек в реальной логике. Но, если цепочку выстроить правильно, то они будут нивелироваться

[andreil]

Добавилась ещё одна GAL: управляет основными сигналами SRAM (A16, A17, CE0, CE1, UB, LB, WE, OE, старшие адреса видеопамяти). Она же заменяет 2 КП11 по старому варианту схемы, переключающей эти сигналы.
По конструктиву - думаю память сделать отдельной платкой. вставляющейся в разъем на видеомодуле. Это позволит в дальнейшем использовать прочие чипы, кроме 2-х уже заложенных мною.

[andreil]

Дорисовал текущую схему видеомодуля.
Не хватает ещё 2-х инверторов - думаю поставить полноценный корпус 2NOR вместо 1-гейтового и пару элементов использовать как инверторы.
Ну и ещё разъёмы перепроверить системные.
Память будет вынесена на отдельную плату - пока ещё на листе находится, что бы было перед глазами. Конструктивно думаю выполнить в виде платы с 2-х рядными разъёмами с противоположных сторон, закреплённые на стойках.
Посмотрим, как ещё скомпоновать получится это всё

[andreil]

Оптимизирую схему - сделал выходной R2R DAC 2-битным (симулировал в Протеусе на нагрузке 75Ом). В итоге получилось выкинуть оставшиеся 2 корпуса мелкой логики и выходные АП5. В качестве 2-х инверторов использовал свободные IO GAL_Y - там как раз 4 вывода были свободными

- - - Добавлено - - -

И дополнение по памяти - на один из входов GAL, отвечающей за сигналы управления памятью, подаётся сигнал с пина "планки" памяти. По сути - или лог.0 или лог.1, в зависимости от ширины памяти в чипе (8 или 16 бит). В зависимости от этого будет меняться логика формирования сигналов (а может и нет, надо строить модели, но лень - а так максимально гибкое решение)

- - - Добавлено - - -

Обновил схему.
Свободных выводов у GAL'ок уже нет - только 2 у GAL_Y, но туда нечего подключать уже
Просьба глянуть схему незамыленным взглядом, особенно разъемы:

• SYS_PRO - собственно, попиновый аналог системного разъёма ПРОшки;
• SYS_EXT - расширение разъёма с сигналами для мультикарты и резервом на будущее.

Так же добавил +5В на 9 пин разъёма VGA.

[andreil]

Грубо раскидал компоненты в новом варианте. 4 корпуса на второй стороне, а так на лицевой стороне всё разместилось. Так же не раскидывал кондёры по питанию (на каждый корпус по 1 ) и резисторы для подтяжек.
За счёт использования GAL разводка значительно упроститься - ведь можно перекидывать сигналы для упрощения трасс

Габариты стандартные - 100х100мм.
На одних только DIP-компонентах плата вышла бы значительно крупнее, а так у меня пачка МС без дела лежит
Так же уместил и компоненты для псевдографического дисплея - ПЗУ DD18 и мультиплексор DD17. Так же есть колодка джамперов для обхода ПЗУ (возле оной) - если режим не нужен или по прочим причинам туда просто вешается 8 перемычек.

[Advertiser]

[bigmal]

Круто!!

[andreil]

Так, пара вопросов по разъёмам:

1. Оставлять ли совместимость с ПРО/128 или делать "свой" разъём для корзины?
2. Какое конструктивное исполнение разъёма брать - краевой "папа" для установки в корзину, угловая PLS'ка для корзины или прямая PLS'ка для сборки плат "бутербродом?

- - - Добавлено - - -

А так же какую ПЗУ закладывать? время доступа критично, а из быстрых чипов у нас только OTP или в DIP-корпусе... Да и те только некоторые укладываются в 45нс, остальные 70нс и более, что в нашем случае уже критично.
Без конкретного типа ПЗУ сейчас даже компоновку не получится сделать.

[Error404]

Так, пара вопросов по разъёмам:

1. Оставлять ли совместимость с ПРО/128 или делать "свой" разъём для корзины?
2. Какое конструктивное исполнение разъёма брать - краевой "папа" для установки в корзину, угловая PLS'ка для корзины или прямая PLS'ка для сборки плат "бутербродом?

Если есть возможность, то почему бы не сделать системный разъем в формате ПРО. Под него есть хоть какая-то периферия (пускай и с высосанными из пальца портами, это поправимо). Краевые разъемы (которые ламели на печатке) я не люблю: у нас нет возможности их позолотить, а без того это не надежно. Надежнее всего DIN (вместо которого небогатые орионщики смогут поставить и PLS).

А так же какую ПЗУ закладывать? время доступа критично, а из быстрых чипов у нас только OTP или в DIP-корпусе... Да и те только некоторые укладываются в 45нс, остальные 70нс и более, что в нашем случае уже критично.
Без конкретного типа ПЗУ сейчас даже компоновку не получится сделать.

Я за W27C512-45Z во всех случаях (ПЗУ F800, ПЗУ_Фонты). Пускай они и в DIP, но доставаемы и дешевы. А что до компановки, то давно уже принято внутри панельки такой DIP-ПЗУ ставить еще какие-то корпуса.

[andreil]

Если есть возможность, то почему бы не сделать системный разъем в формате ПРО. Под него есть хоть какая-то периферия (пускай и с высосанными из пальца портами, это поправимо). Краевые разъемы (которые ламели на печатке) я не люблю: у нас нет возможности их позолотить, а без того это не надежно. Надежнее всего DIN (вместо которого небогатые орионщики смогут поставить и PLS).

Да, поставил посадочное место под DIN41612 на 64 пина, угловой.
Таким образом места под крепёж будут или только сверху платы или ещё и на месте разъёма (если ставить PLS). В первом случае плата корзины будет и так держать плату с 1 стороны.

Я за W27C512-45Z во всех случаях (ПЗУ F800, ПЗУ_Фонты). Пускай они и в DIP, но доставаемы и дешевы. А что до компановки, то давно уже принято внутри панельки такой DIP-ПЗУ ставить еще какие-то корпуса.

Ок, разместил её. И на А15 подал сигнал активации ПГД. Под ПЗУ разместил мультиплексор для её адресов и буфер видеопамяти, с которым она связана.

Вопрос по посадочным местам по DIP-компонентам - площадки делать мелкими или покрупнее, овальной формы? Есть выбор посадочных мест, вот и думаю. На скрине выше - с большими площадками. Но с меньшими можно 2-3 дорожки между выводами протащить при нужде

Сейчас буду заниматься оптимизацией пинов GAL, что бы максимально упростить разводку сигналов.
Ещё думаю у выходных пинов GAL разместить места под однорядные разъёмы - что бы в случае исправлений/модификаций было проще напаиваться. Или это уже излишнее?
И да - разъёмы для памяти с шагом 2мм, стандартные на 2.54мм сильно укрупнят данное место