Еще один Орион на ПЛИС

[andreil]

Кое-как подключил клавиатуру, скопировав почти весь код с другого клона Ориона...
Оно даже заработало, но не на 100% ещё - осталось только понять, куда все доп. сигналы заводить

- - - Добавлено - - -

Итак, запустил Монитор-3.1, который с ROM-диска стартанул ORDOS. Итого - базисный компьютер вроде готов к дальнейшим улучшениям
Сперва - буду добивать и оптимизировать вывод видео, потом займусь портами ВВ55 - сейчас они вообще эмулируюся самым тупым кодом:

	process (clk)	begin
		if (rising_edge(clk) and (ports_cs(1) = '1')) then
			if (rd = '1') then
				case addr(1 downto 0) is
					when "00" =>	data <= rom_data;
					when others =>	data <= (others => 'Z');
				end case;
			elsif (wr = '1') then
				case addr(1 downto 0) is
					when "00" =>	NULL;
					when "01" =>	rom_addr( 7 downto 0) <= data;
					when "10" =>	rom_addr(15 downto 8) <= data;
					when "11" =>	NULL;
				end case;
			else
				data <= (others => 'Z');
			end if;
		end if;
	end process;

Оно хоть и работает, но выглядит не очень =/
Так же планирую сделать Z80-CadrII - она, как и видеорежимы, будет включаться переключателями (в железе - джамперы или DIP-переключатели).

- - - Добавлено - - -

Как я понимаю, ВГ93 до сих пор не реверснули полностью, поэтому остаётся только реальная плата...

- - - Добавлено - - -

Актуализировал проект на гитхабе.
Статистика по ресурсам:

В PIO-модуле есть что оптимизировать ещё, поскольку при синтезе там получилась просто прорва мультиплексоров.
Структура компьютера по модулям уже обрисовывается - https://image.prntscr.com/image/lwyw...BdJ1UR6H7Q.png

[andreil]

Итак, добавил разрешение 640х480@60Hz. Переключается по SW8.
Разрешение 640х350@70Hz на разных мониторах интерпретируется по-разному - на рабочем словило именно 640х350@70Hz, а на домашнем его видит как 720х400@70Hz.

[andreil]

Появились вопросы по организации памяти и тактированию процессора:
1) Какие тактовые частоты валидны? 2,5МГц базово, 5МГц, 10МГц - вроде бы всё? (Включая схемы с Z80, ест.);
2) Какой объём памяти достаточен для 99% программ на Орионе? 256Кб или 512Кб? Просто думаю, как организовывать память, с учётом двухпортового банка для арбитража видеопамяти - однопортовая на таких частотах пиксельклока (25Мгц) уже не справляется, из-за циклов четния/записи процессора будет теряться до 2-х пакетов с пикселями (то есть 8 или 16 пикселей).

[zebest]

Разрешение 640х350@70Hz на разных мониторах интерпретируется по-разному - на рабочем словило именно 640х350@70Hz

у меня на двух мониторах именно так и есть.
Компилилось 2:27, но ячеек побольше получилось, видимо без оптимизации.

[andreil]

у меня на двух мониторах именно так и есть.
Компилилось 2:27, но ячеек побольше получилось, видимо без оптимизации.

Я вроде бы всё по дефолту сбрасывал уже пару раз параметры сборки, так что вряд ли.
Да и в проекте сейчас побольше логики чутка, чем в той картинке было. Сейчас у меня весь проект в 766 ALMs влез.

[zebest]

ну если по памяти вспомню, то относительно картинки orion cpu:cpu - 312, у меня же 500, ну и се ост. так же немного побольше

[Advertiser]

[andreil]

ну если по памяти вспомню, то относительно картинки orion cpu:cpu - 312, у меня же 500, ну и се ост. так же немного побольше

Странно. Видимо это вообще без оптимизаций. В оригинале корка ВМ80А занимала около 670LE, в 5-ом циклоне ячейки грубо в 2 раза "жирнее", отсюда и 312 ячеек (из которых сколько-то ещё и на организацию портов и ПЗУ отводится).

[andreil]

Неспешно оптимизирую формирователь видео-сигнала. Очень сильно усложняет логику наличие аж 4-х режимов - 384/480 столбцов, 640х480/640х350.
Вот пример формирования горизонтального синхроимпульса:

h_sync_pol_sig <= H_SYNC_POL_WS when (wide_scr_en='1')				 else H_SYNC_POL;
-- начало горизонтального синхроимпульса
h_sync_4_start		<= h_cnt(9) and h_cnt(6) and (not h_cnt(7)) and h480en;
h_sync_3_start		<= h_cnt(9) and h_cnt(4) and (h_cnt(7) nor h_cnt(8)) and (not h480en);
h_sync_start		<= h_sync_3_start or h_sync_4_start;


-- конец горизонтального синхроимпульса
h_sync_end_mid		<= h_cnt(9) and h_cnt(5);
h_sync_4_end		<= h_sync_end_mid and h_cnt(7) and h480en;
h_sync_3_end		<= h_sync_end_mid and h_cnt(6) and h_cnt(4) and (not h480en);
h_sync_end			<= h_sync_3_end or h_sync_4_end;


	process (h_sync_3_start, h_sync_3_end)
	begin
		if (h_sync_end = '1') then
			h_sync <= not h_sync_pol_sig;
		elsif (h_sync_start = '1') then
			h_sync <= h_sync_pol_sig;
		end if;
	end process;

Минимизировал как мог, но дальше уже некуда
В некоторых местах при подобной оптимизации сразу "уходит" стабильность, выраженная в том, что перестаёт считать счётчик по вертикали - меняю формирование сигнала BLANK, а летит счётчик =/

[Vslav]

Очень сильно усложняет логику наличие аж 4-х режимов

Под условную компиляцию их (`ifdef). Или очень хочется переключение режимов рантайм? Оно конечно заманчиво выглядит, только нечасто кто на лету переключает телевизоры/мониторы. Прикрутил телик/моник, подобрал режим перепрошивками, если вдруг несколько вариантов может подойти, и все - дальше оно так живет. Ну это у тех неленивых кто с реальными железками любит возиться.

[andreil]

Под условную компиляцию их (`ifdef). Или очень хочется переключение режимов рантайм? Оно конечно заманчиво выглядит, только нечасто кто на лету переключает телевизоры/мониторы. Прикрутил телик/моник, подобрал режим перепрошивками, если вдруг несколько вариантов может подойти, и все - дальше оно так живет. Ну это у тех неленивых кто с реальными железками любит возиться.

Я хочу хотя бы для себя собрать такой вариант "в железе", потому оптимизирую под такую реализацию. Но да - можно сделать просто отдельными МС на плате это всё и банально написать "для такого-то режима запаиваем такие-то детали". Но всё равно это всё надо сейчас минимизировать, ведь условия вида `elsif (((h_cnt = 10D"392") and (h480en = '0')) or ((h_cnt = 10D"488") and (h480en = '1'))) then` в железо воплотить будет очень дорого по корпусам "рассыпухи"