Вот здесь пройди по ссылочке, качни VGA_Test1.zip, посмотри, так сказать, на примере. Обрати особое внимание на синхронность.
Вот здесь пройди по ссылочке, качни VGA_Test1.zip, посмотри, так сказать, на примере. Обрати особое внимание на синхронность.
Турбо АГАТ-9/16 (ЦП 65C802, 5 Махов, dual-port SRAM).
Спасибо. Но с этим примером (как и с тем, который есть от производителя) есть проблема - писал код не я (я его только адаптирую пока под DE10-Standard), написан он на VHDL и я пока толком не знаю ни VHDL (хотя тут уже кое что понимаю - всё таки перенести смог ), ни Verilog - и как назло оба примера - на Verilog. Но - два примера лучше, чем один - посмотрю и его, что бы вычленить принцип
Verilog намно-о-о-о-го проще, чем VHDL. Очень похож на си, очень легко познается и дизайнится в нем, рекомендую.
Турбо АГАТ-9/16 (ЦП 65C802, 5 Махов, dual-port SRAM).
три в таком случае -вообще замечательно
http://searle.hostei.com/grant/Multicomp/
очень хороший конструктор\пример. и модуль SBCTextDisplayRGB - практически терминал, причем настраиваемый в широких пределах.
Profi v3.2 -=- Speccy2010,r2
zebest, спасибо. Интересный пример и главное - на VHDL. Хотя напрямую использовать не буду - у меня на плате продвинутый модуль DAC для VGA - интересно его использовать - в максимуме можно будет использовать до 24 бит на цвет. Присланный Вами вариант напоминает тот, что реализовал авто PDP2011, но у него 640x480. Сравнение позволит определить смысл всяких констант в тексте.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Три. Clock, Blank_N (N - negative) и ещё какой то, которые вместе говорят - когда сигнал гасить, когда выдавать. Но основная проблема пока другая - плохое знание VHDL
- - - Добавлено - - -
LeoN65816, это я уже понял. Но пока у меня проект, который написан не мной - и переделывать его на Verilog буду (если буду), когда в проекте досконально разберусь и запущу оставшиеся два модуля - VGA (плюс модуль терминала с клавиатурой - но с ним проще - он построен на процессоре PDP-11 ), и адаптер Ethernet. Вот когда всё заработает (с минимальным моим воздействием) - тогда можно проект уродовать
Похоже, нашёл что то подходящее под мою плату: https://eewiki.net/pages/viewpage.ac...ageId=15925278
На другой плате такой же встроенный DAC
Когда руки дойдут поковыряться - пока не знаю, в выходные скорее всего буду играться с УК-НЦ
- - - Добавлено - - -
Офигеть - информация со страницы: Создатель Scott Larson, отредактировано мар 07, 2018
Ну прям вовремя создал
Прошу прощения за оффтоп, но вы немного погорячились в сравнении Verilog'a с VHDL. VHDL ни сколько не сложнее Verilog'a. Просто Verilog допускает, в отличии от VHDL, некоторые вольности, которые, кстати говоря, могут выйти боком разработчику. Например, если мне не изменяет память, можно записать в регистр сигнал другой разрядности и компилятор послушно откомпилирует проект и разработчик даже и не поймёт, что у него есть в проекте неточности. В VHDL откомпилировать такой файл невозможно, т.к. он строгий язык описания и приучает разработчика к строгости и порядку. Этим он напоминает язык Pascal.
Я изучил VHDL достаточно быстро, после чего начал осваивать Verilog, но недоучил , т.к. пропало желание и время.
KAY-1024/3SL + DivGMX
ZX-Evolution rev.B + NeoGS 4Mb + TSFM
Как человек, знакомый с многими языками (обычными, не железячными) программирования (что то лучше, что то хуже) - могу сказать - у каждого языка есть свои плюсы и свои минусы. И - лёгкость или сложность изучения - не являются ни плюсами ни минусами. Для меня, по крайне мере. А *****код можно написать на любом языке. Из тех, которые мне знакомы - за другие не отвечу.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)