Реплика ПК 11/16

[dk_spb]

Нет, конечно, адресное и безадресное чтение процессора - это такая ерунда по сравнению с нашими манёврами.
у нас же "Резистор задерживает нарастание фронта" и "Ну наверное да... соглашусь."
То есть рабочую реплику уже не от Воланда ждать, а от Kinder5912'а c MiX'ом?

>вместе входы #R и D - для одного активный уровень низкий, а для другого высокий и низкий.
Не, снимаю шляпу....
До встречи в октябре ;-)

[Advertiser]

[Kinder5912]

Детство было трудным

Для других форумчан поясню, что красивый термин "Безадресный обмен" это прием вектора прерывания или чтение регистра начальных условий процессором ).

[Woland]

С прецезионными резисторами разобрались: можно ставить ближайшие по номиналу. Сейчас нужна помощь по трем вопросам:
1. Между ножками D64.1 и D64.10 был установлен конденсатор емкостью n20 - можно ли понять, насколько он там необходим? В двух других неонах, которые видел на фото, такого не было.
2. Вопрос по разнице в навесном монтаже между двумя платами (в одном месте):
http://files.pk-fpga.ru/storage/foto...n/IMG_2099.JPG - провод подходит к D12.15;
http://files.pk-fpga.ru/storage/foto...n/IMG_0088.JPG - провод подходит к D12.16;
Какой вариант правильный?
3. Есть ли в схеме места, где обоснованно требуется ставить резисторы мощностью выше 0.125В и если да, то где? Дело в том, что на оригинальной плате несколько резисторов были явно потолще остальных, т.е. 0.25Вт.

[Daniil Chislov 86]

А схемы ,платы и ромы будут выложены на сайте ?

[Woland]

Наиболее актуальные ромы тут в соответствующем спойлере.
Последняя редакция схемы и трассировки тут

[troosh]

Сейчас нужна помощь по трем вопросам:
1. Между ножками D64.1 и D64.10 был установлен конденсатор емкостью n20 - можно ли понять, насколько он там необходим? В двух других неонах, которые видел на фото, такого не было.

Вывод D64.10 это же земля. Согласно вашей схемы там ещё два конденсатора C12 и C33 на 1-ю ногу вешаются. Видать этих двух штатных не хватало, чтобы настроить ту аналоговую магию поверх ПЛМ, вот и добавляли ёмкости...

2. Вопрос по разнице в навесном монтаже между двумя платами (в одном месте):
http://files.pk-fpga.ru/storage/foto...n/IMG_2099.JPG - провод подходит к D12.15;
http://files.pk-fpga.ru/storage/foto...n/IMG_0088.JPG - провод подходит к D12.16;
Какой вариант правильный?

Это зависит от того, что это за перемычки: они исправляют точно такую же трассу на разъём расширения (ну там битая металлизация во всей партии плат), или же это какие-то доработки схемы вдогонку уже запущенной серии. Судя по сему это какой-то chip-select. Если смотреть прошивку P3, то выходы F2 и F3 отличаются полярностью I7 (на схеме подписан как сигнал A6), а также использованием входов I12 (это смесь сигналов SYNC и SEL с ПЛМ P1), и I13 (A13):

File: kr556rt2-p3.jed
Full Logic Table
The following table shows the AND and OR relations in the PLA in a very compact form.
The symbol '*' means 'AND', '/' means 'AND NOT' and '+' means 'OR'.
------------------------------------------------------
      p 00000000001111111111222222222233333333334444444
        01234567890123456789012345678901234567890123456
Inputs
I0      .................................../...........
I1      ..//**../.*../..*../...*../....*.././..........
I2      */*./.*./..*./...*./....*./.....*././..........
I3      ...........................///////*./..........
I4      .....................................*//*******
I5      .....................................././//////
I6      ....................................../.**//**/
I7      ....................................../.*/*/*/.
I8      /////////////////////////////////////**********
I9      ....................................../.****///
I10     ....................................../.*******
I11     /*./*../*.../*..../*...../*....../*.****///////
I12     .........****/*..../.*..../..*...././..........
I13     .....***/*.../.*.../..*.../...*..././..........
I14     ....................******/*.....././..........
I15     ..............*****/*...../.*....././..........
                                         Outputs
        ++.....................................+..+.... NOT F0
        ..+++.......................................+..     F1
        .....++++..............................+.+..... NOT F2
        .........+++++.........................++...... NOT F3
        ....................+++++++............+.....+. NOT F4
        ..............++++++...................+...+... NOT F5
        ...........................++++++++.....+++++++     F6
        ...................................++++........     F7
------------------------------------------------------

; JED2EQN -- JEDEC file to Boolean Equations disassembler (Version V063)
; Copyright (c) National Semiconductor Corporation 1990-1993
; Disassembled from p1.jed. Date: 7-4-118

chip p1 PAL16L8

i1=1 i2=2 i3=3 i4=4 i5=5 i6=6 i7=7 i8=8 i9=9 GND=10 i11=11 o12=12
o13=13 f14=14 o15=15 o16=16 o17=17 o18=18 o19=19 VCC=20

equations

/o19 = /i3 * i5 * i6 * i8 * i9 * /i11
    + /i3 * i5 * i6 * /i8
    + /i3 * /i5 * i6
    + /i3 * i5 * /i6
    + /i3 * /i5 * /i6 * f14
o19.oe = vcc
/o18 = /i1 * /i9
    + i1 * i9
    + i5 * i6 * i8 * i9
o18.oe = vcc
/o17 = /i2 * /i1
    + /i2 * /i9
    + i2 * i1 * i9
    + i5 * i6 * i8 * i9
o17.oe = vcc
/o16 = i5 * i6 * i8
o16.oe = vcc
/o15 = /i3 * /i4 * i5 * i6 * i8 * /i9
    + /i3 * /i4 * i5 * i6 * i8 * i9 * i11
o15.oe = vcc
/f14 = i3 * /i7
    + /i7 * /f14
    + /i3 * /f14
f14.oe = vcc
/o13 = vcc
o13.oe = i5 * i6 * i8 * i9
/o12 = i2 * i1 * /i8 * i9
    + i2 * i1 * /i5 * i9
    + i2 * i1 * /i6 * i9
    + i5 * i6 * i8 * i9
o12.oe = vcc

А вообще монтажник мог просто ошибиться, а проверить не на чем было (это же что-то нужно было вставить в разъём расширения, да запустить какую-то программу, её кто-то ещё должен был написать)...

[pilgrim]

В файле представлены предварительные варианты схем, восстановленных по прошивкам.
Хотелось бы, чтобы все заинтересованные проверили бы их на правильность восстановления по имеющимся в файле табличкам.
Форма схем на данный момент не оптимизирована и в большей степени соответствует отображению прошивки.
Сейчас в файле имеются прошивки для км1556хл8 Р1,Р2,Р4,Р5,Р10 и Р12
Схемы прошивок в данном файле будут постепенно дополняться.

-------
1.Добавил описание по восстановлению схемы из таблиц, чтобы можно было произвести проверку.
2. На текущий момент в файле представлены схемы для всех КМ1556ХЛ8(9шт) и КМ1556ХП4 Р11.
-----------
Добавил оставшиеся схемы для ИМС серии КМ1556Х.
Таким образом, в файле представлены схемы для всех "хп" и "хл". Также внесены некоторые корректировки в схемах, по найденные неточностям.

-----03.08.2018
Исправил в схемах V1 и V4 допущенные мной "опечатки" при синтезе схем по прошивке.
Исправил прошивки V2,V4,V9 с целью соответствия логики их работы в части формирования тактовых сигналов.
Схемы прошивок.part2.rar
Схемы прошивок.part1.rar

[troosh]

Если я выложу логические формулы всех ПЛМок, то это не нарушит ли чьи-то планы поковыряться с этим самому?..

[dk_spb]

Конечно не нарушит, в чем проблема-то? ;-)

[troosh]

Ну тогда вот: логические формулы всех ПЛМок: pk11logic_v20180711.pdf
(Файл устарел - используйте новую версию)