Реплика ПК 11/16

[troosh]

Откуда это пошло, что чипы КР1802ИP1 в девичестве это Am29705?.. Ну совсем не похожи. По объёму только?... То же чип SN74ALS870 куда больше похож, но все же не аналог.

А так да, на этих регистровых файлах однозначно сделан менеджер памяти - это очень четко прослеживается по неиспользуемым выводам D8/5, D9/5 и D9/6: если смотреть описание регистров HR2-HR6 и UR0-UR6, то там там тоже биты с номерами 15,14 и 2 зарезервированы. Даже можно посоветовать в схеме сделать следующее переименование:

    P1-14 => MMBANK (выбор банка HR/UR для трансляции адресов)
  IR1-1-1 => MMWM4B (маскирование при записи в режиме 4bpp)
  IR1-1-2 => MMWM2B (маскирование при записи в режиме 2bpp)
  IR1-1-3 => MMPDIS (запрет доступа к странице ОЗУ)
  IR1-2-2 => MMBA13 (базовый адрес при трансляции в физадрес)
  IR1-2-3 => MMBA12
  IR1-3-0 => MMBA20
  IR1-3-1 => MMBA14
  IR1-3-2 => MMBA15
  IR1-3-3 => MMBA21
  IR1-4-0 => MMBA17
  IR1-4-1 => MMBA16
  IR1-4-2 => MMBA19
  IR1-4-3 => MMBA18
    P2-17 => MMRA4 (выбор банка при обращении со стороны CPU)
    P2-12 => MMRA1 (адрес регистра со стороны CPU)
    P1-13 => MMRA3
    P2-18 => MMRA2

Только не нужно пугаться что все биты перепутаны - разработчики печатной платы ПК11/16 во всю пользовались тем, что шину данных у памяти можно переставлять в произвольном порядке (на двухпортовой памяти это делается синхронно по двум портам). Они так и выводы ПЛМ во всю двигали для упрощения разводки (может даже по разным корпусам).

Хотя меня самого пугает, что сигналы MMRA1..4 в ПЛМках реализуются как выводы с открытым коллектором, чтоб через резисторы R9?, R29-R31 подмешать туда адресные линии A1-A4 (они там в ПЛМ формируют адрес для выборка HR0/HR1 для записи адреса обращения к регистрам эмулируемых устройства в области 170000-177777).

Впрочем меня уже не так это всё удивляет после кварцевого генератора на инверторе в ПЛМ, одновибратора на RC цепочке у другой ПЛМ, подстроечного резистора у часового кварца, зарядке 4.5V аккумулятора напряжением 12V и прочих резисторов с диодами...

[Mdesk]

можно посоветовать в схеме сделать следующее переименование:

Спасибо! Выполнено.

[pilgrim]

Откуда это пошло, что чипы КР1802ИP1 в девичестве это Am29705?.. Ну совсем не похожи. По объёму только?... То же чип SN74ALS870 куда больше похож, но все же не аналог.

А так да, на этих регистровых файлах однозначно сделан менеджер памяти - это очень четко прослеживается по неиспользуемым выводам D8/5, D9/5 и D9/6: если смотреть описание регистров HR2-HR6 и UR0-UR6, то там там тоже биты с номерами 15,14 и 2 зарезервированы. Даже можно посоветовать в схеме сделать следующее переименование:

    P1-14 => MMBANK (выбор банка HR/UR для трансляции адресов)
  IR1-1-1 => MMWM4B (маскирование при записи в режиме 4bpp)
  IR1-1-2 => MMWM2B (маскирование при записи в режиме 2bpp)
  IR1-1-3 => MMPDIS (запрет доступа к странице ОЗУ)
  IR1-2-2 => MMBA13 (базовый адрес при трансляции в физадрес)
  IR1-2-3 => MMBA12
  IR1-3-0 => MMBA20
  IR1-3-1 => MMBA14
  IR1-3-2 => MMBA15
  IR1-3-3 => MMBA21
  IR1-4-0 => MMBA17
  IR1-4-1 => MMBA16
  IR1-4-2 => MMBA19
  IR1-4-3 => MMBA18
    P2-17 => MMRA4 (выбор банка при обращении со стороны CPU)
    P2-12 => MMRA1 (адрес регистра со стороны CPU)
    P1-13 => MMRA3
    P2-18 => MMRA2

Только не нужно пугаться что все биты перепутаны - разработчики печатной платы ПК11/16 во всю пользовались тем, что шину данных у памяти можно переставлять в произвольном порядке (на двухпортовой памяти это делается синхронно по двум портам). Они так и выводы ПЛМ во всю двигали для упрощения разводки (может даже по разным корпусам).

Хотя меня самого пугает, что сигналы MMRA1..4 в ПЛМках реализуются как выводы с открытым коллектором, чтоб через резисторы R9?, R29-R31 подмешать туда адресные линии A1-A4 (они там в ПЛМ формируют адрес для выборка HR0/HR1 для записи адреса обращения к регистрам эмулируемых устройства в области 170000-177777).

Впрочем меня уже не так это всё удивляет после кварцевого генератора на инверторе в ПЛМ, одновибратора на RC цепочке у другой ПЛМ, подстроечного резистора у часового кварца, зарядке 4.5V аккумулятора напряжением 12V и прочих резисторов с диодами...

Я бы пока не стал спешить с переименованием. Разобрался с прошивкой P1, по назначению выводов получается следующее (сигналы назвал как было удобно мне при разборе):
Выходы:
Р1-19 - ~RAM_SEL - выход устанавливается в состоянии "0" при обращении к ОЗУ, а именно к страницам UR[0-6],HR[2-6], а также в область эмулируемых регистров ввода-вывода(&О174000-&О177677)(т.е. не к аппаратным регистрам ввода-вывода, а регистрам, располагаемых в ОЗУ).
Р1-18 -A12М_~A12PG7 - при обращении в память ПЭВМ, если обращение происходит не в область регистров ввода-вывода, то на выходе формируется суммарное значение разряда А12 22-х разрядного адреса, если же запись производится в область регистров ввода-вывода (страница 7), то на выходе формируется инверсное значение бита А12 в странице 7.
Р1-17 -A13М_~A12PG7 - при обращении в память ПЭВМ, если обращение происходит не в область регистров ввода-вывода, то на выходе формируется суммарное значение разряда А13 22-х разрядного адреса, если же запись производится в область регистров ввода-вывода (страница 7), то на выходе формируется инверсное значение бита А12 в странице 7.
P1-16 - ~PG7 - 0/1 - 7-я страница (регистры ввода-вывода {A15,A14,13}={1,1,1})/одна из страниц памяти (ОЗУ или ПЗУ)
P1-15 - ~IOR - чтение данных из аппаратных регистров (&О170000-&О173777, &О177700-&О167777 и &О160000-&О177777)
P1-14 - ~HALT/USER - устанавливается в "0" при безадресном чтении (снимается при переходе из активного состояния "0" в "1" сигнала процессора "SEL"), в режиме HALT при адресном чтении/записи (снимается при одновременном "SEL"="1" и "SYNC"="1")
Р1-13 - ~IOPH - устанавливается в "0", если идет обращение (чтение/запись) в верхние регистры ввода-вывода (&О170000-&О177777)
Р1-12 - ~CA14_~A12PG7 - при обращении в память ПЭВМ, если обращение происходит не в область регистров ввода-вывода, то на выходе формируется инверсное значение переноса в бит 14 22-х разрядного адреса после сложения в битах 12 и 13 данного регистра, если же запись производится в область регистров ввода-вывода (страница 7), то на выходе формируется инверсное значение бита А12 в странице 7.

Входы:
IR1-2-3 - D4R - 4-й бит в одном из регистров памяти. Для регистров UR[0-6] и HR[2-6] - в данном бите хранится бит 12 для суммирования с текущим адресом процессора для получения 22-х разрядного адреса
IR1-2-2 - D5R - 4-й бит в одном из регистров памяти. Для регистров UR[0-6] и HR[2-6] - в данном бите хранится бит 13 для суммирования с текущим адресом процессора для получения 22-х разрядного адреса
P3-F7 - A21М_IOHWH - при обращении в память ПЭВМ, если обращение происходит не в область регистров ввода-вывода, то данный сигнал будет соответствовать значению бита 21 22-х разрядного адреса ОЗУ, если же запись производится в область регистров ввода-вывода (страница 7), то данный сигнал будет соответствовать типу регистра ввода-вывода из верхних адресов (0/1- соответствует программным регистрам ввода-вывода (&О174000-&О177677 )/соответствует аппаратным регистрам ввода-вывода (&О170000-&О173777, &О177700-&О177777 и &О160000-&О167777)

Названия сигналов так или иначе ещё будут корректироваться.

[dk_spb]

А так да, на этих регистровых файлах однозначно сделан менеджер памяти

Ну вроде об этом прямо так в ТО и написано.

Впрочем меня уже не так это всё удивляет

Это Вы еще в рабочую схему осцилографом не тыкались, так что это у Вас пока только цветочки ;-)

[BYTEMAN]

Про ИР1 я подробно писал в теме про СМ1420, тоже столкнулся с этим приколом... Буржуйского аналога нет.

[troosh]

Я бы пока не стал спешить с переименованием.

Как бы мы уже не привыкли к текущему варианту схемы, но её всё равно менять нужно будет:
1) Даже если её печатать в формате A3 подписи уже неразборчивые. Возможно вместо 3 листов нужно переходить к 4 или даже 5 листам.
2) Некоторые сильно связанные микросхемы, упоминаемые в ТО, расположены в противоположных концах листа: КС1804ВУ1 и V7 (не правильно, что её пронумеровали как D21, этот чип нужно было назвать D46!)
3) Чем больше сигналов будет называться осмысленно, тем легче делать последующий анализ и отлаживать схему.

Разобрался с прошивкой P1, по назначению выводов получается следующее (сигналы назвал как было удобно мне при разборе):

Здорово, я же больше вожусь с ПЛМками видеочасти (начинающимися с V).
На самом деле у нас разночтения получились только вот с этими сигналами:

IR1-2-3 - D4R - 4-й бит в одном из регистров памяти. Для регистров UR[0-6] и HR[2-6] - в данном бите хранится бит 12 для суммирования с текущим адресом процессора для получения 22-х разрядного адреса
IR1-2-2 - D5R - 4-й бит в одном из регистров памяти. Для регистров UR[0-6] и HR[2-6] - в данном бите хранится бит 13 для суммирования с текущим адресом процессора для получения 22-х разрядного адреса

Просто я считаю, что в данном случае лучше в названии сигнала номер долже указывать не где хранится бит в регистрах страниц маппера, а задавать номер бита каким он будет использован при сложении на сумматоре с адресами A12-A15 процессора. Поэтому я здесь выбрал MM(мапер памяти)-BA(базовый адрес)-12 и -13. Смотри в ТО "регистр диспетчера памяти", - он задан как диапазон бит [21:12].

И ещё, стоит договориться использовать термин "физадрес" вместо "22-х разрядного адреса", ну а считать процессорные адреса "виртуальными". Это уже устоявшиеся понятия в наше время.

- - - Добавлено - - -

А так да, на этих регистровых файлах однозначно сделан менеджер памяти

Ну вроде об этом прямо так в ТО и написано.

Ви на що таки намикаэте?..
Да, там мне лучше было написать: "на этих регистровых файлах однозначно сделан менеджер памяти [именно в том виде как написано в ТО, т.е. все указанные биты как резервные не стали применять ещё для чего-то другого]"

Это Вы еще в рабочую схему осцилографом не тыкались, так что это у Вас пока только цветочки ;-)

Заинтригован, не томите уж... поделись что там ТАКОЕ, - не держите в себе...

Я вижу по прошивкам V1 и V2, что управляющие сигналы формирую точнее, чем просто сетка в 16 МГц. Для этого используют сигналы с обоих выводов кварцевого резонатора и выполняют задержку на R25 (это действительно резистор?). К тому же греются они наверняка неслабо, как это в серии работало-то...
Если выбросить всю эту магию, то видимо нужно переходить на частоту 48МГц.

[Advertiser]

[dk_spb]

как это в серии работало-то...

В том-то и дело что до серии не дошло.
Опытная партия в 200 штук.

>Если выбросить всю эту магию, то видимо нужно переходить на частоту 48МГц.
1556 не потянет, насколько я понимаю.

- - - Добавлено - - -

Заинтригован, не томите уж... поделись что там ТАКОЕ, - не держите в себе...

Да я всё жду когда кто-нибудь попытается собрать рабочую платку. Тем более вроде уже всё вплоть чуть ли не до типа кварца и цвета маски обсудили..... ;-)

[troosh]

Пока перелётные птицы ждут осени,.. расскажу-ка я насчет V8 - так вот это счетчик "видеоотрезков".

Как бы незадействованные во вне выводы 14-18 этой микросхемы, это и есть внутренне состояние счетчика (4,3,2,1,0 биты соответственно). Там реально только 9-й вход не пригодился - вообще никак не используется.

Сигналом "V7-F7", а это строб записи младшей части (15-00) видеоуказателя (активный уровень ноль), счетчик сбрасывается...

Сигналом "V7-F6", а это строб записи старшей части (31-16) видеоуказателя (активный уровень ноль), счетчик загружается через входы I3-I7 из битов 10-14 старшей части видеоуказателя.

Выхода используемых в схеме всего три:
- вроде как переполнение фиксируется на выходе V8-13 стробом V7-F6, когда оба строба неактивный этот вывод будет менять свою состояние на противоположное в каждом такте;
- Вывод 19-й будет повторять состояние 13-го когда одновременно выставлены оба строба;
- Выход V8-12 без триггера - будет показывать мгновенное состояние счетчика, а именно равенство его значения нулю.
Вот так в первом приближении, обзорно...

За одно стоит сказать про микросхемы D14 и D15: первая защелкивает биты поля режима видеоконтроллера нового видеоотрезка, а вторая удерживает некоторое время поля режима предыдущего видеоотрезка (требуется для отображения бордюров между видеоотрезками).


Вот мои очередные предложения о переименовании:

Стробы записи:
 V7-F7 => VPTRLL (загрузка младшей части видеоуказателя)
 V7-F6 => VPTRHL (загрузка старшей части видеоуказателя)

Формат пикселей текущего видеоотрезка:
  MDB4 => PF_PN0 (поле номера палитры)
  MDB5 => PF_PN1
  MDB6 => PF_VN0 (поле номера видеорежима)
  MDB7 => PF_VN1
  MDB8 => PF_VD0 (поле информационной плотности)
  MDB9 => PF_VD1
 MDB15 => PF_PN  (поле выбора блока палитр и многоцветного режима)

P.S. В следующий раз могу рассказать про микросхемы VC и V9, - они формируют адреса ОЗУ палитр. (Там также какая-то путаница с номером микросхемы V9 должна называться не D34, а D39!)

- - - Добавлено - - -

Про ИР1 я подробно писал в теме про СМ1420, тоже столкнулся с этим приколом... Буржуйского аналога нет.

А вот Woland видимо не верит - так и не поправил у себя перечень элементов платы. Можно указать только нас же современный вариант из 1822 серии, да?

[BYTEMAN]

Пока перелётные птицы ждут осени,.. расскажу-ка я насчет V8 - так вот это счетчик "видеоотрезков".

Как бы незадействованные во вне выводы 14-18 этой микросхемы, это и есть внутренне состояние счетчика (4,3,2,1,0 биты соответственно). Там реально только 9-й вход не пригодился - вообще никак не используется.

Сигналом "V7-F7", а это строб записи младшей части (15-00) видеоуказателя (активный уровень ноль), счетчик сбрасывается...

Сигналом "V7-F6", а это строб записи старшей части (31-16) видеоуказателя (активный уровень ноль), счетчик загружается через входы I3-I7 из битов 10-14 старшей части видеоуказателя.

Выхода используемых в схеме всего три:
- вроде как переполнение фиксируется на выходе V8-13 стробом V7-F6, когда оба строба неактивный этот вывод будет менять свою состояние на противоположное в каждом такте;
- Вывод 19-й будет повторять состояние 13-го когда одновременно выставлены оба строба;
- Выход V8-12 без триггера - будет показывать мгновенное состояние счетчика, а именно равенство его значения нулю.
Вот так в первом приближении, обзорно...

За одно стоит сказать про микросхемы D14 и D15: первая защелкивает биты поля режима видеоконтроллера нового видеоотрезка, а вторая удерживает некоторое время поля режима предыдущего видеоотрезка (требуется для отображения бордюров между видеоотрезками).


Вот мои очередные предложения о переименовании:

Стробы записи:
 V7-F7 => VPTRLL (загрузка младшей части видеоуказателя)
 V7-F6 => VPTRHL (загрузка старшей части видеоуказателя)

Формат пикселей текущего видеоотрезка:
  MDB4 => PF_PN0 (поле номера палитры)
  MDB5 => PF_PN1
  MDB6 => PF_VN0 (поле номера видеорежима)
  MDB7 => PF_VN1
  MDB8 => PF_VD0 (поле информационной плотности)
  MDB9 => PF_VD1
 MDB15 => PF_PN  (поле выбора блока палитр и многоцветного режима)

P.S. В следующий раз могу рассказать про микросхемы VC и V9, - они формируют адреса ОЗУ палитр. (Там также какая-то путаница с номером микросхемы V9 должна называться не D34, а D39!)

- - - Добавлено - - -



А вот Woland видимо не верит - так и не поправил у себя перечень элементов платы. Можно указать только нас же современный вариант из 1822 серии, да?

Про 1822 не в курсе вообще. Можно ссылочку на ДШ?

[Mdesk]

troosh, pilgrim, ваши предложения по переименованию выполнены (ред. 13.07.2018).