Лешадок помпе: плата расширения для Вектора-06ц

[svofski]

Создал новую тему, чтобы не засорять тему про временные диаграммы.

О май гад! У Svofski остался 1 пин на 4-ом Циклоне, представляю что это будет за котлета!

Моя котлета:

Скрытый текст

[свернуть]

Это плата расширения для Вектора-06ц. Функционально это Combodevice на другой элементной базе. Принципиально отличается от творения Syntal тем, что пока не работает.

Характеристики: FPGA Cyclone IV EP4CE6, со всеми любимым пином 145 по центру. Квазидиск в SDRAM (не видно на фото, чип с обратной стороны). AY и дисковод будут эмулироваться. К AY можно будет подмешивать звук с ВИ. Джойстики, пока даже не знаю какие и как, но возможность оставил. SD карта. ESP12F будет конфигурировать Циклон, затем, если хватит моих сил, терпения и ампер по 3.3В, помогать этому агрегату общаться с миром. В принципе возможности ограничиваются только фантазией. Корованы обязательно можно будет грабить.

Круть! Плата 4 слоя? А на обратной стороне есть чего?
И "ЛЕШАДОК ПОМПЕ" - was ist dast? Простите, я стал забывать родной албанский.

Плата двуслойная. Странная форма объясняется дешевым спецпредложением на jlcpcb при размерах платы ≤ 10х10см. По диагонали разъем ВУ вписывается. Установленная в Вектор плата не достает до стола примерно 8мм.

Название — отсыл к поп-культуре, буквально значит "Шадки качали", на картиночке видно их с насосом. Мультик, который ivagor метко охарактеризовал Flash-анимацией 60-х: Et voilà les Shadoks.

Пока плата едва и только частично спаяна. Были вроде бы успешные попытки запустить SDRAM. Программа-минимум на ближайшее время: сделать простой квазидиск. У платы получается общаться с Вектором, что-то явно пытается работать, но шалит. Это мой первый опыт связки FPGA с реальным железом.

Сейчас принято выпускать "Making of" до того, как выйдет сам собственно само, так что вот:
Разводка платы [часть 1] [часть 2]
Не совсем отсюда, но косвенно отвечает на вопрос tnt23: "а откуда такая шикарная 3D модель СНП разъема?" [СНП342].

[Update 16.07.18] Сорцы и дизайн файлы: https://github.com/svofski/vector06c-lesshadoks/

[Advertiser]

[KTSerg]

Джойстики, пока даже не знаю какие и как, но возможность оставил.

Да, джойстики - сложный вопрос. Если сделать аппаратные, то в 02-ом будут одновременно читаться с собственными, какие-то нужно будет отключать.
Для доступа из софта к ESP12 было-бы круто наличие подобия СОМ-интерфейса, кинул байт в порт - отправил, нужно принять байт - прочитал из порта...

[crackintosh]

А что за софт использовался для проэктирования ПП?

[tnt23]

А что за софт использовался для проэктирования ПП?

Рискну предположить, что замечательный во всех отношениях KiCad - http://kicad-pcb.org/

[svofski]

Рискну предположить, что замечательный во всех отношениях KiCad - http://kicad-pcb.org/

Конечно это Кикад. А разъем — Фрикад. В отличие от замечательного во всех отношениях Кикада, которым я только повод ищу попользоваться лишний раз, Фрикад я советую обходить стороной.

Как-то совершенно неожиданно трудно продвигается дело. Сделал основную часть интерфейса с квазом. Пока с блокрамом вместо SDRAM-а, чтобы исключить лишние неизвестные. Вроде все предельно просто и негде закрасться ошибке. Но нет, простейший тест типа записать байт - прочитать байт и вывести на экран - один раз проходит, а в цикле мерцает. Сигналтапом такое не поймать. Чудом заметил в редакторе блокрама, что данные, которые должны быть на экране, попадают в диск. Вах. То есть иногда диск не отключается. Или самопроизвольно включается.

Стал семплировать ЗПЗУ с растяжкой аж на 6 тактов (24 МГц). Невозможная запись в диск вроде бы прошла. То есть либо на ЗПЗУ звон и проскакивают левые записи, либо на ШД звон и записывается левый бит. Тесто стало лучше, но мельтешня на экране равно осталась, то есть это была только одна из вороха проблем. И как так жить? А с другими сигналами, которые требуют быстрой реакции, что делать?

[ivagor]

Если это приглашение подумать коллективно, то информации маловато, желательно увидеть фрагмент верилога отвечающий за отлавливание записи. Или ты на 100% уверен что проблема аппаратная (разводка платки, что-то шалит в векторе и т.п.)?

[svofski]

ivagor, нет, это просто выплеск эмоций. Но я подозреваю, что все, кто интерфейсится между FPGA и старым железом сталкиваются с подобными проблемами. Если кто-то вдруг захочет поделиться каким-то общеприменимым опытом, я с благодарностью послушаю. Базовые принципы полной внутренней синхронности и семплирования внешних сигналов я соблюдаю.

[tnt23]

svofski, могу навскидку вспомнить неочевидности работы квиксвитчей как проводников тока от 3.3в FPGA в сторону 5в враждебного мира. Сигналтап это хорошо, но аналоговому осциллографу открываются горы пищи для ума.

[svofski]

tnt23, и какие были неочевидности? Я помню что-то про ОК в Амиге. В Векторе по-моему обычные TTL уровни и буфера у меня 74LVX4245, а не кисичи.

[tnt23]

tnt23, и какие были неочевидности? Я помню что-то про ОК в Амиге. В Векторе по-моему обычные TTL уровни и буфера у меня 74LVX4245, а не кисичи.

Ну тогда мой горький опыт тебе не будет полезен. В моем случае я пытался длинную и довольно емкостную шину прокачать дохлым 12-миллиамперным выходом второго циклона, да еще через 5 ом свитча.