Не пойму, как работает "прозрачный доступ" к ОЗУ (читал М.Буна)

[Mick]

Как же так вместе с CAS сигналом защелкивается регистр данных для процессора? Надо бы сдвинуть на четверть такта чтоб успела шина данных устаканиться? Аналогично защелка для видеоконтроллера - может ей немного подождать после CAS-a?

Информация защелкивается по окончанию импульса WRBUF. И что тебе не понятно. Или ты забыл как работает микросхема ИР22

[Advertiser]

[bigral]

Информация защелкивается по окончанию импульса WRBUF. И что тебе не понятно. Или ты забыл как работает микросхема ИР22

Просто думал что WRBUF должен на четверть такта ранее заканчиватся, как раз перед переходом CAS в 1.

[ARTi]

Хотел бы поднять тему как очередной тупица, который лишь примерно понял принцип прозрачного доступа к ОЗУ. Как я понял, соль в том, что процессору память чаще чем раз в 3 такта (процессорных) не нужна, при этом минимум 1.5 такта удерживается адрес, который можно использовать сразу в первом такте чтения, запомнив результат в регистре, содержимое которого, в свою очередь, выставить на шину данных процессора вплоть до завершения цикла доступа. Так что такта 2 (процессорных) из 3 достаются видеоконтроллеру.
Примерно та же ли тема используется и в Scorpion? Вопрос, что тогда происходит при повышении частоты процессора в 2 раза?