ZX ULA наконец-то будет взломана!

[rukzak]

Ну добрая фея с топором нужна не всегда, чтобы заниматься любимым делом - реверсингом.
Нашел немного времени и привел в порядок топологию в Layout`e.
Начал рисовать схему. На данный момент по моим подсчетам отрисовал примерно 25% от площади задействованных блоков без учета портов.
К сообщению прикрепить файлы не получилось из-за большого размера.
Ссылка на Яндекс Диск где я выложил разметку в Sprint Layout и нарисованную часть схемы.
https://yadi.sk/d/axVEkuBt3QwZkb
По мере возможности постараюсь дополнять схему. Все зависит от наличия у меня свободного времени.

Скорее всего потребуется человек, который проверит соответствие схемы и топологии. При работе иногда пропускаешь подключения входов если они висят на одной шине.
По обозначениям на схеме я для себя принял такой стандарт: " название детали" - "строка" "столбец".

[rukzak]

Немного поправил разметку и дополнил схему.
https://yadi.sk/d/MmrNhChY3R8sVW

Добавлены блоки формирования сигналов CAS и RAS.
Добавлены схемы портов данных, клавиатуры, сигналов CAS, RAS, MREQ, A14 и A15
https://yadi.sk/d/qSdSeeZd3R9Ffr

Очередное обновление схемы и разметки.
Добавил главный горизонтальный счетчик (блоки C0-C8), блоки Control Signals, Cockroach и порты адресов A0-A6.
Наконец преодолен порог в 50 % задействованных блоков логики.
https://yadi.sk/d/indJvoJv3RAtxH

[rukzak]

Дополнил схему счетчиками V0-V2.
https://yadi.sk/d/7kiZPTl83RBScw

По результатам восстановления принципиальной схемы получается, что имеются отличия от структурных схем, приведенных в книге Криса Смита.

[rukzak]

Очередное обновление схемы и исправление ошибок в схеме и границах блоков.
https://yadi.sk/d/-8o_DEZX3RF2Rs
Завершены схемы счетчиков V3-V8, добавлены блоки VCRst, CLKHC6-V, Border, IO Port Address RD/WR Decode, Flash Clock и Flash XNOR.
Блок VSync PAL version срисован с фотографии, а VSync NTSC version из книги.

[rukzak]

Появилось еще немного свободного времени и в итоге обновил схему.
Добавил схемы блока Video Address Generation, порты U, V, Y и Black.
https://yadi.sk/d/ph_mlu5W3RSz4X
Осталось только срисовать последний блок Colour Generation из 34 ячеек.

[rukzak]

Наконец завершен последний блок юлы.
Остается только провести сверку схемы с топологией и указать название некоторых сигналов между блоками.
https://yadi.sk/d/YtLHDIkG3Rd6NU
Теперь нужен кто-то со знанием Verilog или VHDL, чтобы реализовать юлу на ПЛИС.

[NiKa]

Наконец завершен последний блок юлы.

Это просто отлично, сейчас уже наверное найдутся желающие покопаться в схеме в поисках ошибок, я со своей стороны точно займусь сверкой, правда если смогу разобраться.

[rukzak]

На диск добавил калиброванную фотографию от Vslav'а (6C001E6.bmp) и книгу Криса Смита по ZX ULA.
Обновил файл топологии на диске. Включены слои Ф1, Ф2 и Ш. Чтобы не мешал слой К с разметкой блоков я его скрыл.
Чтобы показать или скрыть слой нужно щелкнуть по его названию на нижней панели Sprint Layout
Задействованные ячейки в топологии имеют маску на слое Ш2 с указанием номеров радиоэлементов в пределах ячейки.
Каждая маска подписана в соответствии с ее положением на микросхеме. Например G18 - это cтрока G и 18 столбец.
На схеме указан номер элемента в ячейке и номер ячейки. Например Т3-G18 - это транзистор Т3 в ячейке G18.
Радиоэлементы портов промаркированы аналогично. R3-PT20 - резистор R3 PT-порт 20-Й ножки микросхемы.
Если использовано несколько портов на одну ножку, то в конце добавил дополнительный номер после точки. T5-PT28.1 - транзистор T5 порта к 28 ножке дополнительная часть номер 1.
На схеме есть указания еще не названных сигналов. Например, C-T34-L07 означает, что этот сигнал приходит с коллектора транзисторов Т3 и Т4 ячейки L07.
Бывает, что двухэмиттерный транзистор Т5 используется по частям в разных блоках. В таком случае я его пометил комментанием красного цвета. Например, 1/2-Т5-Е12 это половина транзистора ( задействован только один из двух эмиттеров для данного блока) Т5 ячейки Е12.
Сигналы которые идут от портов или к ним имеют в начале названия букву P. Например, PA6-O P-порт A6 O-выход(Out). Маркировку In Out проставлял по отношению к микросхеме ULA. -O это выходной сигнал для ULA, а -I это входной сигнал для ULA.
В названиях инверсных сигналов вместо малозаметного слэша / ( как в книге Криса Смита) использовал решетку #.
Названия сигналов в которых я не полностью уверен дописаны знаки вопроса.
На слое К обозначил столбцы, строки, номера ножек с их назначением и границы блоков с названиями.
Слой Ф2 - коллекторы транзисторов и перемычки.
Слой Ф1 - соединительные дорожки между радиоэлементами. Именно эти соединения и превращают базовый кристалл в микросхему ULA для ZX Spectrum.
В Sprint Layout очень удобно пользоваться для контроля соединений инструментом "Тест".

[NiKa]

rukzak, Схема рисовалась наверное в пикаде, можно ее выложить в исходнике?

[Гаррий]

А вот мне, как дилетанту, интересно. После дешифровки и создания схемы ULA реально заказать изготовление ее партии где-нибудь в Китае? Если не возникнет проблем с правами, продаваться это будет похлеще горячих пирожков. По миру столько спеков сейчас со сгоревшими ULA...