Сообщение от
Rio444
Ух! Наконец одолел эту тему.
Пришла и моя очередь осваивать ПЛИС. Прошу сильно не пинать и помочь разобраться в очередной порции ламерских вопросов.
Имеется: небольшой проект на Max3000A EPM3064, Quartus 9.1 web, Verilog.
Вопросы:
1. Какие должны быть подтягивающие резисторы для пинов JTAG (на самом проектируемом устройстве)? Использование внешнего КонфПЗУ не подразумевается. Программируется непосредственно ПЛИС и только она.
В готовых схемах нашел варианты:
первый - все пины вешаются через резисторы 1кОм на Vcc (+3,3В),
второй - все на Vcc, кроме TCK, который на GND.
Как правильно? Где об этом почитать? Гугл ничего не выдал (или не так искал).
2. Как правильно использовать Global Reset? Нужно ли что-то дополнительно указывать Квартусу или просто вручную сделать цепь инициализации каждого триггера и назначить её пину "Global Clear"?
3. Аналогичный вопрос по использованию Global Clock.