ПЛИС и всё что с ними связано

[fifan]

Резисторы, как я понял, нужны не столько для прошивки, сколько для работы. Негоже, когда входы в неопределенном состоянии.

Не совсем так. В настройка есть функция как использовать не подключённые выводы как tri-state.

У Вас версия 13.0.1 полная или web? Скачивал с торрентс.ру полную, но кряк там был только для 32-битной версии.

Полную 64-битную я не нашёл, у меня Web.

[Rio444]

Да, N-е количество страниц назад тут искали способ, как сделать выход с ОК (он же "открытый коллектор", "открытый сток", Open Drain)
Решение здесь https://www.intel.com/content/www/us...52007_878.html
В квартусе 9.1 через Assignments/Settings/Libraries добавляете библиотеку "....\altera\91sp2\quartus\libraries\primitives\bu ffer"
Потом в Verilog создаёте компонент "opndrn имя_компонента(вход, выход);
Например:
opndrn OpenDr(Input_Pin, Output_Pin);
получаем следующее:

[HardWareMan]

схемный ввод

TRI открывается при лог.1, а тянуть надо к лог.0, поэтому получается инверсия, которая компенсируется инвертором NOT.

[свернуть]

verilog

input In;
inout Out;
assign Out = (In) ? 1'bZ : 1'b0;

[свернуть]

Причем, если заменить массу на VCC (0 на 1), то можно получить OS (Open Source или Открытый Исток).

[Rio444]

HardWareMan, так это баянище.
Первое, что пришло мне в голову даже без поиска решений в сети.
И в этой теме уже упоминалось.

[JV-Soft]

Вопрос по xilinx , каким софтом редактируется и компилируется .abl исходники ?
Тут - ТЫЦ упоминается - ABEL-HDL Editor ,в составе Xilinx ISE Design Suite я его не нашел или не там искал.

[zebest]

хы. какой антиквариат.
"эти интернеты" говорят про етот анахрониzм что:

Последняя версия ISE, которая поддерживает ABEL, кажется, 10.1

ну или тут
https://www.xilinx.com/support/answers/32354.html

[Advertiser]

[JV-Soft]

хы. какой антиквариат.

Ну наверно да, из этого проекта , там все .abl
http://www.mkl211015.altervista.org/ide/ide68k.html
Надо скомпилить под чип с другой задержкой , пытаюсь разобраться.

- - - Добавлено - - -

Качаю 10.1 , еще бы ортодокса найти со знаниями об .abl

[Gutten]

http://mazsola.iit.uni-miskolc.hu/cae/docs/xabel.html

[zebest]

Качаю 10.1

там вроде как можно сконвертить в более привычный verilog\vhdl

[JV-Soft]

там вроде как можно сконвертить в более привычный verilog\vhdl

Задача стоит такая , что найти чипы 7ns не очень просто ,продавцы пишут что прдают 7ns ,а по факту присылают 10-15ns , и надо было перекомпилить прошивку abel под эти задержки.

В общем покурил немного инфу , и вам спасибо ISE 10.1 именно то,только пришлось на бук с XP ставить , все получилось, сделал проект и перекомпилил.




Еще вопрос ,а из исходника abel можно как то визуальную схему получить ?