Да, N-е количество страниц назад тут искали способ, как сделать выход с ОК (он же "открытый коллектор", "открытый сток", Open Drain)
Решение здесь https://www.intel.com/content/www/us...52007_878.html
В квартусе 9.1 через Assignments/Settings/Libraries добавляете библиотеку "....\altera\91sp2\quartus\libraries\primitives\bu ffer"
Потом в Verilog создаёте компонент "opndrn имя_компонента(вход, выход);
Например:
opndrn OpenDr(Input_Pin, Output_Pin);
получаем следующее:
схемный ввод
TRI открывается при лог.1, а тянуть надо к лог.0, поэтому получается инверсия, которая компенсируется инвертором NOT.[свернуть]
verilog
input In;
inout Out;
assign Out = (In) ? 1'bZ : 1'b0;[свернуть]
Причем, если заменить массу на VCC (0 на 1), то можно получить OS (Open Source или Открытый Исток).
HardWareMan, так это баянище.
Первое, что пришло мне в голову даже без поиска решений в сети.
И в этой теме уже упоминалось.
Вопрос по xilinx , каким софтом редактируется и компилируется .abl исходники ?
Тут - ТЫЦ упоминается - ABEL-HDL Editor ,в составе Xilinx ISE Design Suite я его не нашел или не там искал.
Увы общий формат форума вышел из рамок моего любимого места , более тут не бываю.
хы. какой антиквариат.
"эти интернеты" говорят про етот анахрониzм что:
ну или тутПоследняя версия ISE, которая поддерживает ABEL, кажется, 10.1
https://www.xilinx.com/support/answers/32354.html
Profi v3.2 -=- Speccy2010,r2
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Ну наверно да, из этого проекта , там все .abl
http://www.mkl211015.altervista.org/ide/ide68k.html
Надо скомпилить под чип с другой задержкой , пытаюсь разобраться.
- - - Добавлено - - -
Качаю 10.1 , еще бы ортодокса найти со знаниями об .abl
Увы общий формат форума вышел из рамок моего любимого места , более тут не бываю.
ZX-Evo Rev. C4 (Double-config) / VDAC2 / ZiFi / NeoGS / ZXM-Soundcard Extreme
Задача стоит такая , что найти чипы 7ns не очень просто ,продавцы пишут что прдают 7ns ,а по факту присылают 10-15ns , и надо было перекомпилить прошивку abel под эти задержки.
В общем покурил немного инфу , и вам спасибо ISE 10.1 именно то,только пришлось на бук с XP ставить , все получилось, сделал проект и перекомпилил.
Еще вопрос ,а из исходника abel можно как то визуальную схему получить ?
Увы общий формат форума вышел из рамок моего любимого места , более тут не бываю.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)