Важная информация

User Tag List

Показано с 1 по 6 из 6

Тема: CAS Before RAS Refresh Counter Test - это фиктивное чтение или реальное

  1. #1
    Master
    Регистрация
    31.03.2008
    Адрес
    Москва
    Сообщений
    725
    Спасибо Благодарностей отдано 
    10
    Спасибо Благодарностей получено 
    75
    Поблагодарили
    34 сообщений
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    Question CAS Before RAS Refresh Counter Test - это фиктивное чтение или реальное

    Вот у DRAM чипов памяти есть такой режим чтения ( в документации - тестирования на предмет поддержки CBR Refresh ),
    когда за циклом CBR-обновления следует цикл чтения (записи). Прочитал в одной статье, что такой цикл чтения "фиктивный". Никто не в курсе, это реальные данные (соответствующие защелкнутому адресу) или данные, где в качестве RowAddres выступает значение внутреннего счетчика регенераций?
    Есть или где-нибудь более подробная документация на тему?

  2. #1
    С любовью к вам, Yandex.Direct
    Размещение рекламы на форуме способствует его дальнейшему развитию

  3. #2
    Veteran
    Регистрация
    22.02.2005
    Адрес
    Украина, Харьков
    Сообщений
    1,527
    Спасибо Благодарностей отдано 
    0
    Спасибо Благодарностей получено 
    5
    Поблагодарили
    4 сообщений
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Вопрос не совсем понял. Да, в DRAM есть режим CBR, при котором работает внутренний независимый счетчик строк (row). По включению он принимает случайное значение и в случае задействовования режима CBR инктриментируется в цикле. Почитать можно к примеру этот документ: "TECHNICAL NOTE VARIOUS METHODS OF DRAM REFRESH" download.micron.com/pdf/technotes/DT30.pdf
    Более развернутую информацию по режимам работы 565РУ5 и 565РУ7 находил в журнале "Микропороцессорные средства и системы" за 1986 год.
    Кстати может быть будет интересно, в DRAM счетчик строк имеет на один бит меньше разрядность чем количество строк - в РУ5 он 7-битный (как и количество значащих разрядов регистра R в Z80), в РУ7 он 8-битный. Связано с тем, что блоки памяти микросхем объеденены в группы по 4.

  4. #3
    Master
    Регистрация
    31.03.2008
    Адрес
    Москва
    Сообщений
    725
    Спасибо Благодарностей отдано 
    10
    Спасибо Благодарностей получено 
    75
    Поблагодарили
    34 сообщений
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Документ Микроновский читал.
    Но речь про совмещение цикла CBR и чтения/записи.
    http://www.jdm.homepage.dk/dram.htm

  5. #4
    Activist Аватар для that inside
    Регистрация
    11.03.2008
    Адрес
    Москва
    Сообщений
    225
    Спасибо Благодарностей отдано 
    0
    Спасибо Благодарностей получено 
    0
    Поблагодарили
    0 сообщений
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от IanPo Посмотреть сообщение
    Но речь про совмещение цикла CBR и чтения/записи.
    а случем не к пдп режиму оно относится просто непомню гдето недавно читал про чтото такое

  6. #5
    Master
    Регистрация
    31.03.2008
    Адрес
    Москва
    Сообщений
    725
    Спасибо Благодарностей отдано 
    10
    Спасибо Благодарностей получено 
    75
    Поблагодарили
    34 сообщений
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    К ПДП вроде не имеет отношения. Меня, собственно, режим интересует - можно ли его использовать для обращения к памяти, но не только для Sampling, как в статье, а нормально. Поэтому интересуюсь, откуда при следующим за CBR чтении берется адрес строки (Row), из внутреннего регистра или из защелкнутого адреса на входе.

  7. #6
    Veteran
    Регистрация
    22.02.2005
    Адрес
    Украина, Харьков
    Сообщений
    1,527
    Спасибо Благодарностей отдано 
    0
    Спасибо Благодарностей получено 
    5
    Поблагодарили
    4 сообщений
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    При обращении к памяти извне (посредством CPU, DMA) значение строки берется из регистра-защелки, связанного с адресной шиной микросхемы DRAM. Проще говоря там будет значение записанное устройством обращения (CPU, DMA). В циклах же регенерации будет работать внутренний счетчик. Значения в регистре-защелке и счетчике не пересекаются.
    Может заинтересует, в DRAM (начиная с РУ7) существует режим страничного обращения (FPM, Fast Page Mode), при котором задействуется двухбитный внутренний счетчик и появлятся возможность в скоростном режиме обращаться к четырем последовательно-рассположенным ячейкам памяти, удерживая RAS и стробируя CAS. Вот тут уже счетчик и регистр-защелка адреса пересекаются.

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)

Похожие темы

  1. Чтение дисков TR-DOS под XP
    от Zloy в разделе Софт
    Ответов: 47
    Последнее: 19.09.2008, 09:06
  2. Binary Counter Defense
    от kyv в разделе Демо
    Ответов: 2
    Последнее: 16.07.2008, 12:14
  3. Чтение с 5.25 дисковода
    от Nut в разделе Эмуляторы
    Ответов: 0
    Последнее: 13.06.2006, 19:13
  4. Z80 - чтение из памяти
    от icebear в разделе Память
    Ответов: 15
    Последнее: 06.03.2006, 12:03
  5. Чтение дисков с iS-DOS
    от IDma в разделе Утилиты
    Ответов: 11
    Последнее: 12.02.2006, 08:04

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •