Ты конкретно сказал 8080 нужно тормозить, промолчав про вышеупомянутый Z80, и возник вопрос: в чем разница? Это и был мой вопрос. Или при подключении Z80 прозрачного ОЗУ и нет?
Далее. Стандартная схема использует 2 чтения / 8 точек, при этом, возможно одно обращение процессора. Варианты следующие:
0 - Оба раза обращялся синхрогенератор, проц курит в сторонке.
1 - Первое обращение забрал проц, второе синхрогенератор.
2 - Первое обращение синхрогенератор, второе проц.
3 - Оба обращения забрал проц.
Ситуация №3 исключена логикой нормального работоспособного процессора (но может вызвана искусственно подтяжкой SYN к +5В без процессора).
Идем дальше: нам нужно 2 гарантированных обращения синхрогенератора за 8 точек (чтобы обеспечить 4 плана). Если частоту памяти оставить прежней (1/4 от пиксельклока), то процессор будет курить бамбук и никогда не получит доступа. Поэтому мы умножаем частоту памяти на 2 (1/2 от пиксельклока). Теперь у нас 4 обращения за 8 точек, при этом 2 должны быть гарантировано отданы синхрогенератору.
Если частоту процессора не менять, то ранее мы имели 1 гарантированное обращение синхрогенератора и одно опциональное процессору, теперь же мы имеем удвоение этих чисел. При этом, если правильно подстроить фазу тактовой частоты процессора (CLK для Z80 и Ф2 для ВМ80), то мы получим синхронную схему, которая будет гарантировано выдавать 2 обращения синхрогенератору (одно на 4й точке во временный буфер, а второе сразу в решистры сдвига на 1й точке) и два обращения процессору (ВМ80 будет использовать только одно, Z80 - два), которые будут перемежены. Никакого вэйтстэйта.
Если ускорить процессор в 2 раза, то мы имеем классическую растактовку с использованием SYN сигнала (для ВМ80). Опять же, откуда вэйтстэйты?
Надеюсь, понятно изложил.