Партнер 01.01: Дополнительные модули

[PVV]

Нет, не А0, а А11. 4 точки идут не подряд, а следующим образом: две точки из второй половины, две точки из первой половины ОЗУ.

если не А0, то все еще более запутанно получается.
вот такое представление PZNNNNNNNRRR вообще теряет смысл в чистом виде. Это получается некая 'виртуальная строка' знакогенератора.
в адресах на ОЗУ МЦПГ:
Z0, N6, N5, N4, N3, N2, N1, N0, R2, R1, R0
A10, A9, A8, A7, A6, A5, A4, A3, A2, A1, A0
один символ 4х8 представляет из себя
СИМВОЛ[0]=d[11..0],
СИМВОЛ[1]=d[11..0],
СИМВОЛ[2]=d[11..0],
СИМВОЛ[3]=d[11..0],
СИМВОЛ[4]=d[11..0],
СИМВОЛ[5]=d[11..0],
СИМВОЛ[6]=d[11..0],
СИМВОЛ[7]=d[11..0], где СИМВОЛ это семь бит NNNNNNN - N6,N5,N4,N3,N2,N1,N0
И при обращении по каждому адресу СИМВОЛ[RRR] на выходе двух ОЗУ получим 12 бит
d11, d10, d9, d8, d7, d6, d5, d4, d3, d2, d1, d0 что сопоставляем с RGB:
B3 , G3 , R3, B2, G2, R2, B1, G1, R1, B0, G0, R0
теперь эти 12ть бит распределяем по двум ОЗУ (0_nn и 1_nn):
0_x, 0_x, 0_B3 , 0_G3 , 0_R3, 0_B2, 0_G2, 0_R2 и 1_x, 1_x, 1_B1, 1_G1, 1_R1, 1_B0, 1_G0, 1_R0
знакогенератор размещается в адресах C800-D800 и было бы логично предположить, что эти два байта в ОЗУ занимают последовательные адреса, 0_nn=С800, 1_nn=С801 и тд. но по факту при А11, получается 0_nn=С800, 1_nn=D000.
И пусть так, но причем здесь бит P?!

[Advertiser]

[hitomi2500]

P переключает микросхемы ОЗУ. Он идёт от адреса А11 процессора на сигналы CE памятей (на одну как есть, на другую с инверсией). В моей недосхеме этого пока не нарисовано.

И вообще мы тут в адресах запутались как в трёх соснах. 32 килобита статики в МЦПГ адресуются несколькими различными способами одновременно, предлагаю для них всех ввести отдельные обозначения.
Например CPU_A - это адресация с перспективы ВМ80, HARD_A - внутренняя адресация, совпадающая с адресами на самих микросхемах, старший бит - переключатель CE (если таковой имеется), LOGIC_A - логическая адресация, в которой все точки в строках идут последовательно, строки в символах последовательно, и сами символы последовательно.

- - - Добавлено - - -

Вот я даже табличку нарисовал чтобы разные адресации сопоставить:

[b2m]

вот такое представление PZNNNNNNNRRR вообще теряет смысл в чистом виде

Это адрес байта знакогенератора, полный адрес для процессора будет 1100PZNNNNNNNRRR, а бит P этого адреса определяет, левые или правые две точки записываются в знакогенератор.

[PVV]

Это адрес байта знакогенератора, полный адрес для процессора будет 1100PZNNNNNNNRRR, а бит P этого адреса определяет, левые или правые две точки записываются в знакогенератор.

Вот! это самое простое и наглядное объяснение, только, если у нас знакогенератор в адресах c800-d800, то должно быть 110/pPZNNNNNNNRRR , в этом разряде Р инверсный.

[b2m]

то должно быть 110/pPZNNNNNNNRRR , в этом разряде Р инверсный.

По-моему, ты путаешься в битах. Нафига тут ещё одно "р"?
С800 = 1100 1000 0000 0000, тут P=1
D000 = 1101 0000 0000 0000, тут P=0
Бит P, как-бы да, инверсный, я поэтому и написал выше, что левые (первые) две точки из второй половины.

[HardWareMan]

b2m, имелось в виду P = ~p. Поэтому и разный регистр, но бит то тот же (по смысловому значению). Или я не прав?

[PVV]

По-моему, ты путаешься в битах. Нафига тут ещё одно "р"?
С800 = 1100 1000 0000 0000, тут P=1
D000 = 1101 0000 0000 0000, тут P=0
Бит P, как-бы да, инверсный, я поэтому и написал выше, что левые (первые) две точки из второй половины.

Все нормально с битами, просто бит в позиции 13 имеет инверсное значение по отношению к позиции 12, где позиция 12 это бит Р - это при формировании адреса от ЦП. HardWareMan именно это и написал.
Прикинул я в протеусе, как должна выглядеть часть схемы с доступом к ОЗУ МЦПГ:

вот интересно, а биты D6 и D7 в реальной схеме разведены?

[hitomi2500]

b2m, имелось в виду P = ~p. Поэтому и разный регистр, но бит то тот же (по смысловому значению). Или я не прав?

Строго говоря нет. Окно C800-D800 получается "вывернутым", в нём сначала идёт вторая ОЗУ, потом первая. Поэтому и перехлёст, и биты 12 и 13 противоположны. Но это не всегда так. Есди включить например 5-й маппер, и писать знакогенераторы через нормальное, невывернутое окно 8000-8FFF, то там бит 13 всегда 0. Как реально работают функции в ПЗУ и программы я пока не смотрел, но принцип Оккама подсказывает, что в железе используется только 12-й бит.

вот интересно, а биты D6 и D7 в реальной схеме разведены?

Предполагаю что нет. Все функции, которые они могли бы выполнять, либо выполняют атрибуты, либо не описаны. А вообще можно было бы на них сделать альфа-канал например. Но альфа-канала нет, его роль играет чёрный цвет.

[PVV]

И все же, давайте вернемся к:

Провёл у себя ревизию:
Партнёр-01.61 — Модуль цветной псевдографический (МЦПГ) - есть модуль, но без задней половинки корпуса (там где видеоразъёмы)

интересен даже просто список всех примененных микросхем, что бы можно было этот кубик рубика сложить...ну а фото с расположением этих микросхем уж тем более интересен.

фотографии можно? если сложности с их выкладыванием, можно мне на почту скинуть(через ЛС), с любым качеством можно, ну или список мс как минимум...

[Pyk]

Окно C800-D800 получается "вывернутым", в нём сначала идёт вторая ОЗУ, потом первая.

Вот, точно! А я-то думаю, почему у меня в эмуляторе бит не инвертирован и все нормально работает
Так что физически в модуле МЦПГ бит не инвертирован, инвертируется уже в МВЦ.