Эмуляция 1801ВП1-128 в ПЛИС (в рамках реализации контроллера SMK-512)
В процессе решения обозначенной задачи обнаружили, что внутри ВП1-128 есть некий алгоритм определения готовности записи, о котором ничего не сказано в скудных доках на эту микросхему. Были предположения, что этот алгоритм содран с контроллера MX, но изучение его схемы не дало ответа на вопросы.
Алгоритм приблизительно ясен для форматирования (т.к. бит готовности выставляется строго одновременно с битом наличия индекса), но для записи есть только предположения, а хотелось бы конкретики. Может у кого-то есть какие-то данные от первоисточника?
UPDATE 14.10.2013: Благодаря уважаемым Vslav и BarsMonster был вскрыт и документально воспроизведен кристалл БМК КР1801ВП1-128.
К сожалению, пока это не помогло пролить свет на оставшуюся проблему в работе FPGA-аналога данного чипа (нечастые зависания при чтении), но будем надеяться, что скоро это уже случится.
UPDATE 01.11.2014: Итак, для любознательных прикладываю исходники прошивки cpld для SMK-512. ̶С̶к̶о̶р̶е̶е̶ ̶в̶с̶е̶г̶о̶ ̶о̶к̶о̶н̶ч̶а̶т̶е̶л̶ь̶н̶а̶ я̶ ̶в̶е̶р̶с̶и̶я̶.̶
smk512-cpld_firm-src v1.1.zip
smk512-cpld_firm v1.1.zip
UPDATE 23.04.2019: gid'ом реализована блокировка регистров 177130, 177132 в режиме 20 с целью получения работоспособности дискового Бейсика на БК-0010-01:
smk512-cpld_firm-src v1.3.zip
smk512-cpld_firm v1.3.zip
Ответить с цитированием
Размещение рекламы на форуме способствует его дальнейшему развитию 
