Github: https://github.com/andykarpov/
При настройке PLL на 50 Мгц QII выдает:
clock multiplication factor - 42
clock division factor - 25
множитель 42 (2.1 ГГц) не многовато будет? В даташите написано - PLL internal VCO operating range 600 — 1300 MHz
W9825G6EH-75 (посмотрел уже, полный аналог MT48LC16M16A2TG-75, которая установлена на WXEDA).А какая стоит микросхема SDRAM на плате?
Вот еще интересно, на tsconf экран всегда бежит с полосками, не присущими спектрум-экрану. А на speccy всегда четко стоящий матрас, явно спектрум-экран и одноцветный бордюр.
http://zx-pk.ru/threads/27655-zx-spe...l=1#post928437
Надо перекраивать корку на CL3, у мну руки пока не дошли.(((
- - - Добавлено - - -
Ничего там на самом деле не умножается.
PLL (ФАПЧ) работает по другому: есть два генератора, один опорной частоты(внешний, здесь 50МГц), второй - ГУН. После каждого стоят счётчики с программируемым коэффициентом деления. Счётчик с генератора опорной частоты называется делителем делителя, а с выхода ГУН делителем умножителя. Петля ФАПЧ поддерживает одинаковые частоты на выходах обоих делителей.
То есть, в нашем случае надо получить частоту 84МГц, для этого:
умножитель (коэффициент деления после ГУН) ставится 42 (84/42=2)
делитель (кэф после опорного) ставится 25 (50/25=2).
Частоты равны, условие выполняется.
600 - 1300МГц, это допустимые частоты для самого ГУН, его выход в любом случае в модуле PLL делится минимум на 2, чтоб получить меандр.
Времени мало, особенно перед НГ, но потихонечку разбираюсь с ПЛИСами.запустить вот на этой плате:
https://ru.aliexpress.com/item/only-...800440716.html
http://zx-pk.ru/threads/27655-zx-spe...l=1#post928437
На своей плате попробовал проект https://hsel.co.uk/2016/05/10/fpga-vga-and-sdram/ (FPGA VGA AND SDRAM)
SDRAM, судя по картинке на мониторе работает на 100 МГц без ошибок.
- - - Добавлено - - -
А может сдуть MT48LC16M16A2TG с PC-модуля памяти и впаять вместо W9825G6EH, так сказать ради эксперимента?
- - - Добавлено - - -
Стоит ожидать, что руки все-таки дойдут?Надо перекраивать корку на CL3, у мну руки пока не дошли.(((
ХЗ.
Если зетник не гнать выше 7МГц, то можно просто вдвое уменьшить такт корки SDRAM (до 42МГц), остальные частоты не трогать.
На этой плате на 42 работает нормально.
Делается в настройках PLL, либо просто пустить через делитель на 2.
- - - Добавлено - - -
Если спидгрейд 6, то имеет смысл без переделки корки.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Она не работает на 84МГц во всех проектах на корке Влада, потому, что корка рассчитана для CL-2, а память достаточно медленная - 7,5nS.
Говорю ж переписывать надо.
Переделанный проект speccy-wxeda (ANDYKARPOV) для платы EasyFPGA https://aliexpress.ru/item/326913698...660b1acfPWFm3Q.
На плате всего 16Мб ОЗУ, поэтому заменил SDRAM контроллер на двенадцатибитный.
Звук оставил только BEEPER.
https://disk.yandex.ru/d/nU8mUzqE_9tQfQ
SoftLight (12.11.2021)
Эту тему просматривают: 2 (пользователей: 0 , гостей: 2)