Там есть ожидание конца экрана, требующее операции чтения из ВГ75. Если DMA стартовать сразу же после команды инициализации ВГ75, то можно не ждать, так как ВГ-шка начинает всегда сначала. И обойтись только записью.
Там есть ожидание конца экрана, требующее операции чтения из ВГ75. Если DMA стартовать сразу же после команды инициализации ВГ75, то можно не ждать, так как ВГ-шка начинает всегда сначала. И обойтись только записью.
Real Hardware!
А почему нельзя запустить ПДП перед инитом ВГшки? Я где-то, что-то прощелкал и недопонимаю?
Надо все ж разгрести стол будет и собрать макет, живьем понюхать.
Последний раз редактировалось TomaTLAB; 01.06.2017 в 14:03.
freddy, я правильно понял, что представленная на предыдущей странице схема рассчитана на то, что запись в видеопамять из регистра должна успеть произойти между циклами записи процессора? Если же процессор будет слишком быстрый или запись будет производиться, например, контроллером ПДП материнки, то информация просто пропадет. По идее, такую ситуацию можно избежать, если предусмотреть торможение процессора или другого устройства, пока видеокарта не будет готова принять очередную порцию данных, верно?
Xrust, Какой процессор будет? И сколько МГц?
Real Hardware!
Только если процессор тормозить Wait'ом придется схему отложенной записи переделать. ТМ-ка то сейчас по заднему фронту срабатывает, когда для процессора поезд уже ушел. Хотя затянется следующая операция, а она не может же быть записью в видео буфер. Или может? Но все равно как-то некрасиво.
Для чтения опять же нужно передний фронт уже ~VB_RD вылавливать. Вопрос, только, зачем текстовый экран может понадобиться читать? Но для красоты можно сделать. Подозреваю, что для этого дела АП10 (646) должна хорошо зайти в качестве буфера данных.
Последний раз редактировалось TomaTLAB; 13.06.2017 в 21:34.
freddy, предполагается, что процессор можно поставить практически любой, по вкусу, начиная от кр580вм80а@2.8МГц
Последний раз редактировалось Xrust; 13.06.2017 в 21:35.
Хмм... А чем черевато если на clk U16:A подать инвертированный сигнал записи(чтения), HLDA завести на WAIT проца, а вместо регистров U22...24 поставить буфера для изоляции шин?
И возможно мультиплексоры/буферные эл-ты для разгребстись с CS/RD/WR'ами...
Xrust, Под любой процессор нужно предусмотреть сигнал готовности READY с выхода триггера U16A. Если под тот с которого "начиная", тогда ничего не надо.
- - - Добавлено - - -
TomaTLAB Зачем вы так упорото пытаетесь тормозить процессор? Он и так пишет очень медленно по сравнению с CCLK.
Приведите пример пересылки одной области памяти в другую и посчитайте такты.
Может тогда я смогу помочь чем то.
Последний раз редактировалось freddy; 14.06.2017 в 01:11.
Real Hardware!
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)