Запуск Специалиста 48 SRAM с новой ревизией платы от Павла Рябцова

[PVV]

Сложно гадать о том, почему схема не работает и не видеть эту схему полностью, но попробую. DD7 регистр цвета, в который процессор записывает нужный цвет по U1, те запись по адресу 0xFFF8. Далее процессор пишет в видео ОЗУ параллельно формируя сигнал /RWE=0 на DS1, при этом на DD7 сигнал /RWE2 тоже становится = 0, и DD7 записаный цвет выставляет на шину CDx. Затем по переходу сигнала /RWE из 0 в 1 происходит сама запись в DS1, но! DD7 должна все еще держать данные для записи! Дальше все работает одинаково как в std так и в MX.
И вся проблема может быть во времянках формирования /RWE2 и /RWE, те переход из 0 в 1 сигнала /RWE2 должен быть позже! чем /RWE.
Что можно сделать - подвесить резистор ~1-10К на любой из сигналов CDx и GND. Включить питание и посмотреть, появилась ли заливка экрана цветом, соответствующим резистору на CDx (нужно посмотреть кто из CDx фон, а кто цвет знакоместа). Если заливка появится, значит на DD7 сигнал /RWE2 снимается раньше /RWE и в ОЗУ цвета пишется шина CDx висящая в воздухе, те все сигналы в логической 1. Дальше думать над логикой формирования этих сигналов, чего на приведенных фрагментах схемы не видно. Если же этот трюк не пройдет, то смотреть есть ли вообще запись в DD7 по U1... но это после...

[fifan]

Верно только U1. S/C - триггер синхрогенератор/процессор. Указывает откуда берётся адрес на ОЗУ: с процессора (0) либо с синхрогенератора. У меня внутренность почти такая же, как в Специалисте SRAM 48. /WR - это сигнал с процессора.

- - - Добавлено - - -

И вся проблема может быть во времянках формирования /RWE2 и /RWE, те переход из 0 в 1 сигнала /RWE2 должен быть позже! чем /RWE.
Что можно сделать - подвесить резистор ~1-10К на любой из сигналов CDx и GND. Включить питание и посмотреть, появилась ли заливка экрана цветом, соответствующим резистору на CDx (нужно посмотреть кто из CDx фон, а кто цвет знакоместа). Если заливка появится, значит на DD7 сигнал /RWE2 снимается раньше /RWE и в ОЗУ цвета пишется шина CDx висящая в воздухе, те все сигналы в логической 1. Дальше думать над логикой формирования этих сигналов, чего на приведенных фрагментах схемы не видно. Если же этот трюк не пройдет, то смотреть есть ли вообще запись в DD7 по U1... но это после...

Очень всё логично рассуждаешь. Нужно это попробовать. Ведь всё верно - экран сейчас почти всегда чёрный, иногда проскакивают отдельные буквы и не того цвета. Можно же удлинить сигнал /RWE2 (сигнал записи в регистр цвета, режим МХ). Получается так. В стандарте этот сигнал (/RWE1) нормальной длительности и цвет успевает записаться во входной регистр. Но в МХ мы имеем дело ещё и сигналом защёлкивания U1, а может и его длительность маловата. Я думаю просимулировать все упомянутые сигналы и засечь их длительность. Да и параллельно проверить с подвешиванием резистора на цвет. Кстати цвет тона или чернил выбирать?

[PVV]

... Кстати цвет тона или чернил выбирать?

скорее всего тона, но может и без разницы...

[balu_dark]

Верно только U1. S/C - триггер синхрогенератор/процессор. Указывает откуда берётся адрес на ОЗУ: с процессора (0) либо с синхрогенератора. У меня внутренность почти такая же, как в Специалисте SRAM 48. /WR - это сигнал с процессора.

- - - Добавлено - - -


Очень всё логично рассуждаешь. Нужно это попробовать. Ведь всё верно - экран сейчас почти всегда чёрный, иногда проскакивают отдельные буквы и не того цвета. Можно же удлинить сигнал /RWE2 (сигнал записи в регистр цвета, режим МХ). Получается так. В стандарте этот сигнал (/RWE1) нормальной длительности и цвет успевает записаться во входной регистр. Но в МХ мы имеем дело ещё и сигналом защёлкивания U1, а может и его длительность маловата. Я думаю просимулировать все упомянутые сигналы и засечь их длительность. Да и параллельно проверить с подвешиванием резистора на цвет. Кстати цвет тона или чернил выбирать?

Вот именно поэтому я и стал спрашивать про формирование сигналов! Ведь выход вашего регистра по той схеме что вижу я будет работать ИСКЛЮЧИТЕЛЬНО ТОЛЬКО в момент подачи на него сигнала WR процесора. если запись процессором НЕ идет - выход регистра будет всегда открытый коллектор или просто не активен. Тем более что у вас сюда же замешан сигнал который говорит о том что процессор не активен. Тоесть логическое противоречие налицо - Выход регистра доступен только в момент когда процессор выбрал адрес цвета и WR процессора S/C в нуле. То есть нужно существующий сигнал RWE2 Завязать логикой с U1 и подключить к выводу 11 а вот на вывод 1 подать теоретически инверсный S/C.

Заменить в плис OR3 в формирователе RWE2 на NOR3 с его выхода подать на AND2 на второй вход которого подать ваш U1 а с выхода AND2 подать сигнал на 11 вывод ИР33 вместо прежнего U1. А вместо /RWE2 подать ~S/C.
Вот с такой схемотехникой - будет работать правильно - при записи в регистр цвета - цвет будет запоминаться в регистре а показываться в момент работы экрана. Там где не нужно - бланк будет выводить черный цвет.


П.С.

Хотя опять брежу - замысел понял - регистр подключается во время записи в рам значения цвета. А не для вывода его в регистр ИР13. Вот хреново видеть только кусок схемы, а не ее сразу всю! приходится паралельно смотреть все другие схемы!
в таком случае схема правильно построена. по моему тогда RC цепочка справится с удлинением длительности сигнала.
Надо смотреть осцилографом разницу между RWE и RWE2. И что то добавлять в формирование RWE2.
Потому что с одной стороны он должен совпадать по фазе с началом низкого уровня RWE который идет на ОЗУ DS1(тесть быть активным при активном сигнале RWE чтобы с выхода его - информация попала на вход ОЗУ и была записана) А во вторых не должен мешать если процессору не нужно записывать цвет.
Покажите пожалуйста схему как идет формирование сигнала записи в озу цвета. Оба сигнала RWE и ROE. Ведь это ОЗУ не только для цвета но и для данных каких то используется? или это исключительно видео ОЗУ ?
Гложет некое чувство что чего то не хватает.
Есть вариант что все вообще правильно работает но почему то не записывается в РАМ. Просто если этот рам используется только как память цвета - почему бы вместо ~RWE просто не подать ~RWE2 на вход записи в ОЗУ ?
U1 надеюсь имеет 1 при записи в порт цвета а не ноль ?

[PVV]

Ведь выход вашего регистра по той схеме что вижу я будет работать ИСКЛЮЧИТЕЛЬНО ТОЛЬКО в момент подачи на него сигнала WR процесора. если запись процессором НЕ идет - выход регистра будет всегда открытый коллектор или просто не активен.

так именно так и должен этот узел работать!
Цвет из регистра на шину CD выставляется только в моменты записи от ЦП, а когда идет цикл вывода на экран на шину CD коды цветы уже идут из ОЗУ цвета и выход регистра должен быть выключен!

[balu_dark]

Да, я уже разобрался в логике работы - почитайте там выше в П.С. добавил.

- - - Добавлено - - -

Итого - что вижу я глазами анализируя 4 схемы - спец МХ на драм , спец 48 срам и спец 512 срам и данный огрызок схемы.
В спец 48 память DS2 абсолютно дублирует память основную по чтению и записи, но выходит чисто на сдвиговый регистр формирующий Черно-Белый видеосигнал видимой области изображения.
В данной схеме, я вижу только ОЗУ которое выводит только цвет на мультиплексор цвета( всей схемы этой совмещенной версии я не видел, если она есть - ткните плиз ссылкой - на сайте Fifan, я не нашел)
В связи с чем два вопроса - как формируется сигнал V который суть выход черно белого регистра говорящий что идет цвет точки или цвет бумаги.
И каким образом в этой новой схеме DS1, в которую пишут цвет, понимает что это не запись чб изображения в ОЗУ экрана, а запись только атрибута цвета. Потому что я не вижу что как то изменились имена сигналов относительно схемы СПЕЦИАЛИСТ 48 SRAM.
То есть - если я прав и в DS1 пишется исключительно только ЦВЕТ с регистра цвета, для одного знакоместа. Тогда на вход записи DS1 надо подать действительно не ~RWE а просто ~RWE2( вернее выход с 2OR на котором замешаны WR_N и S/C иначе если использовать ~RWE2 то MX станет цветным, а на стандарте цвет пропадет). А вот если она еще содержит черно-белое изображение и с нее идет еще сигнал на ИР16 которые/я( просто не помню это два корпуса или оба регистра в одной микросхеме) формируют черно белое видео - тогда не пойму как оно сможет работать - веть тогда одновременно будут попытки записи и цвета, и пикселей черно белого режима и будут греться ИР33 работающие вдвоем на выход - одна со стороны шины данных, а вторая со стороны цвета.

П.С. Предлагаю проверить не появится ли цвет в режиме МХ если на 29й пин микросхемы DS1 подать вместо ~RWE сигнал ~RWE2.
Если цвет появится в МХ но пропадет в стандарте , то выполнить доработку сигнала записи в DS1 по схеме предложеной в тексте выше. Итого для проверки не придется городить резисторы, а просто отрезать сигнал от 29го пина DS1 и подать на него перемычкой сигнал с первого пина DD7.

[Advertiser]

[fifan]

Не хотелось бы что-то резать, лучше прошивку менять. Я то отрежу, а вот десяток пользователей платы расширения Специалиста SRAM 512 MX не хотелось бы напрягать. По мне так лучше что-то сделать с сигналами /RWE2 или U1, чтоб только допилить режим МХ. Стандарт уже работает и не хотелось бы его схемотехнику трогать.

Если посмотреть схемотехнику Специалиста МХ2, то можно увидеть, что сигнал записи в ОЗУ основное/цвета смешивается из выборки самой ОЗУ (сигнал /RAM), сигнала S/C, самого /WR и (это я хочу отметить) частоты в 2,5 МГц. Последний сигнал у меня в режиме стандарт не используется и всё-равно всё работает.

Ещё. Когда-то при сборке Специалиста МХ2 у нас возникли вопросы по формированию сигнала записи во входной регистр цвета в режиме МХ. Тогда мы тупо заменили сигнал /WR на /WE. Я же использую в сигнале /RWE2 сигнал /WR, я так думаю он короткий, не измерял точно его длительность, но помню по эпюрам.

[balu_dark]

Понятно что не хотелось бы резать я пока говорю о быстрой проверке идеи. Ага - нашел схему Мх2 , ее как раз и не хватало.
Во первых в ней вижу три микросхемы статик рам. получается одна - основная память а две дублируют запись в нее, но каждая дает свою информацию - одна цвет, другая пиксель дату.
Проблему вижу наверное одну - цепь формирования WE .
2.5 Мгц - это явно попытка выровнять выборку согласно тактированию процессора. Но у нас ~WR то , дает только процессор - зачем тогда лишняя задержка сигнала элементом D20:1.
Далее само формирование сигнала RAM вносит задержку в CPLD схема абсолютно такая же ? если да то могут быть приличные задержки из за каскадирования .
Если все это формируется внутри CPLD - Есть ли возможность убрать привязку к 2М5 и изьять D20:1, а D20:2 Заменить на два библиотечных элемента OR и NOR чтобы убрать DD18:3
А для D7:3 сделать паралельный элемент ЛА3 с выхода которого - подавать на D21:1 минуя D18:1.
Кстати !!! В формировании S/C уже участвует 2М5!!!! каков вообще смысл в D20:1 ?

Поправка - возможно таки дело именно в задержке... Поскольку именно Стандарт режим идет хоть и с задержкой, но привязано к выборке ~RAM Предлагаю и в МХ
использовать на пятом пине D30:2 вместо ~WR таки ~WE. Тогда цвет МХ тоже будет доступен в момент выборки RAM, а не раньше нее.
Потому что ~WR с процессора приходит раньше, чем сигнал ~WE который задержан длинной цепью его формирования. И в RAM все пишется именно по сигналу ~WE.
Поэтому в стандарте цвет выставляется регистром одновременно с сигналом записи в рам, а в МХ регистр ничинает давать данные раньше момента записи на задержку между ~WR и ~WE соответственно и удерживает эти данные меньше на это же время. И его может не хватить на защелкивание памяти.

[fifan]

Схема МХ2 и Специалиста SRAM разные. Вот кусок схемы интересующих нас сигналов, вся внутренность плисины.



Как такового сигнала /WE в схеме нет, всё формируется с помощью /WR. Но если посмотреть схему формирования сигнала /RAM в режиме Стандарт и МХ, то время их формирования (от адреса до выхода сигнала) различное.

[PVV]

Что то я не увидел по схеме плис на какую ножку выходит сигнал /IOP ? без него на DD3 сигнал /U1 не сформируется ( на то, что назначение ножек плис не подходит к плате из этого топика я закрою глаза ).