Запуск Специалиста 48 SRAM с новой ревизией платы от Павла Рябцова

[fifan]

Селектор адресов, в том числе и дешифратор устройств с выводом всех выборок внешних устройств (режим МХ) есть уже в плисине. Для режима Стандарт (на приведённой ссылке на схему плисины) также сформированы сигналы /IOP, /RAM, /ROM - по буквам понятно для чего эти сигналы нужны. Наверное стоит ещё раз упомянуть что схема Специалиста SRAM 48 от Павла Рябцова повторяет мою схему, но без МХ (Павел МХ сделал во вставляемой поверх основной платы расширении). Естественно номера выводов плисин не будет совпадать. Я уже приводил фото моей платы, вот её схема.

Если не понятно где выборка /IOP по схемы плисины поясню. Видите вверху справа две обнесённые чертой логические схемы - это внутренность ИД7 нарисованные логикой, можно в Стандарте схему сократить, но я не стал - вентилей в плисине достаточно. Соответственно сигнал /IOP - это сигнал /CS.

[balu_dark]

А по какой причине изменена фаза сигнала S/C в этой прошивке ? ведь он получается теперь не в первом полутакте как в других моделях а в последнем ?

[fifan]

А по какой причине изменена фаза сигнала S/C в этой прошивке ? ведь он получается теперь не в первом полутакте как в других моделях а в последнем ?

Не совсем понял вопроса.

[balu_dark]

внутри плиса смешивание двух частот выполнено на схеме 2или-не и единица S/C, то есть скрин, появится в конце третьего полупериода большей из частот приходящих на эту схему.
А во всех остальных схемах которые я вижу, этот формирователь выполнен на элементе 2И и единица на выходе S/C, тоесть скрин, возникает в первом полупериоде большей частоты.
нарисуйте на бумаге в клетку два периода по 2 клетки и под ними один период на 4 клетки и посчитайте состояния для 2И и для 2 ИЛИ-НЕ , нарисуйте их под этими же периодами - и поймете о чем я говорю.
Фактически на новой прошивке S/C смещен на такт 5мГц позже чем в старых схемах, вернее на полтора такта.

[fifan]

Фактически на новой прошивке S/C смещен на такт 5мГц позже чем в старых схемах, вернее на полтора такта.

Теперь понял. Схему сочинял не я, растактовки не проверял.
Правильнее, наверное будет где-то так (сигнал DD12.1 вывод 8). Симуляцию освою - проверю все сигналы.



Немного просимулировал. Сигнал S/C вроде соответствует, но у Волкова он привязан к SYNC и несколько длиннее, у нас этот выход процессора не используется. Аналоги сигналов VRG и ACK нужно найти - потом допишу. Еще симулятор не выдал /RWE и /RAM - попробую его заставить их выдать.

[balu_dark]

Ага похоже именно он , но у Волкова он как то хитро на триггере собран и получается растянут на два процессорных цикла. А в плисе он просто тупо привязан к двум частотам.

[fifan]

Долго не мог понять почему не эмуллируются сигналы в режиме Стандарт, а потом допёр, что при сбросе срабатывает схема начального пуска и комп уходит в режим чтения ПЗУ. Занулил /RAM в режиме Стандарт и получил эпюры. Одновременно на рисунок вывел и сигналы в режиме МХ. Как всё чётко одинаково, неправда ли?



Можно заметить, что /RAM повторяет /S/C, а /RAMWE повторяет /WR.

[balu_dark]

У F1 приличная задержка. А F2 совсем странно формируется. Хотя может это и от неудобной сетки но помоему сильно отличаются от оригинала - возможно из за задержек тактирования процессора - где то при записи чтении - пролетаем мимо времянок!
Даже в выставлении адреса виден сдвигпо времени и иголка на МА после СЕ00.
А добавить в симулятор формируемые внешними цепями сигналы выборки регистров можно ? И если можно было 2 картинки вряд тут выстраивать... а то не посещается на один экран и диаграмма Волкова и наша. Или вставьте просто их в один пост друг за другом - чтобы не нужно было очень сильно масштаб уменьшать для того чтобы обе картинки сразу видеть. А то очень мелкое все выходит

- - - Добавлено - - -

А можно сигнал СLK сделать инверсным ? на первой диаграмме отлично получилось и с масштабом и с тем что рядом обе эпюры. вот сделать бы для крайней картинки такое же но проинвертировать фазу CLK и показывать от его подьема в 1.

[fifan]

F1 и F2 правильной формы, они просто инвертированны, т.к. в схеме стоят инверторы на К170АП3. Симуляция всегда не идеальна - наблюдаются сдвиги про прорисовке.

[PVV]

Эксперимент с резистором проведен? Это сложно сделать? Мы сейчас гадаем что не работает, а может тут вообще, банально ИР33 дохлая (хоть резистор это и не покажет...)

- - - Добавлено - - -

Промоделировал я схему МХ, все там нормально с полярностями сигналов, хотя не нравится мне позиция врезки S/C в /RAMWE ( и он же /RWE2), но все работает. Возможно это недостатки модели ВМ80 (не учитывается время распространения и привязка только к F1) в протеусе (протеус 8.5, если что).