Видеоконтроллер Пентагона

[Spectramine]

Вопрос к тем, кто умеет читать схемы. Использует ли видеоконтроллер Пентагона шины адреса/данных при чтении видеоОЗУ, или он делает это по каким-то своим линиям?

Вопрос возник в связи с чтением этой темы, и этого сообщения. Судя по алгоритму Lion17, видеоконтроллер приостанавливает чтение видеопамяти только на время такта доступа к ОЗУ процессором. Но доступ к портам и ПЗУ процессором занимает шины адреса/данных, поэтому по идее видеоконтроллер должен приостанавливать чтение видеопамяти и в этим случаях, если он тоже использует шины адреса/данных для чтения. Может кто-нибудь прояснить этот вопрос?

[Advertiser]

[shurik-ua]

нет.
проц может читать ПЗУ без вейтов на любой частоте на какую способен.
видеоконтроллер делит шину адреса и данных микросхем ОЗУ, а не самого проца.

[Spectramine]

Понятно, спасибо. То есть доступ процессора к ПЗУ и портам не тормозит чтение видеоданных видеоконтроллером.

[Northwood]

Понятно, спасибо. То есть доступ процессора к ПЗУ и портам не тормозит чтение видеоданных видеоконтроллером.

ОЗУ, работающее на стандартной частоте 3.5 МГц, за время отрисовки на экране 1 байта, предоставляет 4 цикла доступа.

Видеоконтроллеру, чтобы вывести на экран 8 цветных пикселей, требуется за это время только 2 раза прочитать ОЗУ - один раз чтобы прочитать байт пикселей, второй раз чтобы прочитать байт цветного атрибута.

Процессор, работающий на такой же частоте 3.5 МГц, требует от ОЗУ за тоже время только 2 цикла доступа, т.к. в Z80 с каждым тактом чередуются режимы - чтение, запись ОЗУ / регенерация ОЗУ. Режим регенерации процессором в отечественных клонах Спектрума не используется, ОЗУ регенерируется самим видеоконтроллером. Процессор в Пентагоне лишь задаёт приоритет доступа к ОЗУ. Если процессор не обращается к ОЗУ, то все 4 цикла читает видеоконтроллер, ему столько не нужно, это просто дублированное чтение. Когда же процессору нужно обратиться к ОЗУ, то он это делает в приоритете, либо 1 и 3 цикл, либо 2 и 4, а видеоконтроллер тогда читает оставшиеся 2 цикла. Таким образом всем хватает, процессор не приостанавливается.

[Spectramine]

ОЗУ, работающее на стандартной частоте 3.5 МГц, за время отрисовки на экране 1 байта, предоставляет 4 цикла доступа.

Видеоконтроллеру, чтобы вывести на экран 8 цветных пикселей, требуется за это время только 2 раза прочитать ОЗУ - один раз чтобы прочитать байт пикселей, второй раз чтобы прочитать байт цветного атрибута.

Процессор, работающий на такой же частоте 3.5 МГц, требует от ОЗУ за тоже время только 2 цикла доступа, т.к. в Z80 с каждым тактом чередуются режимы - чтение, запись ОЗУ / регенерация ОЗУ. Режим регенерации процессором в отечественных клонах Спектрума не используется, ОЗУ регенерируется самим видеоконтроллером. Процессор в Пентагоне лишь задаёт приоритет доступа к ОЗУ. Если процессор не обращается к ОЗУ, то все 4 цикла читает видеоконтроллер, ему столько не нужно, это просто дублированное чтение. Когда же процессору нужно обратиться к ОЗУ, то он это делает в приоритете, либо 1 и 3 цикл, либо 2 и 4, а видеоконтроллер тогда читает оставшиеся 2 цикла. Таким образом всем хватает, процессор не приостанавливается.

То есть процессор приостанавливает чтение видеопамяти видеоконтроллером в Пентагоне строго два такта через один за 4 такта при обращении к ОЗУ, при любом цикле доступа к ОЗУ (выборка кода операции, чтение данных из памяти, запись данных в память)? Несмотря на то, что реально он обращается к ОЗУ только на одном из этих двух тактов?

- - - Добавлено - - -

(Подозреваю, что два такта через один проц тормозит чтение видеопамяти видеоконтроллером только на машцикле выборки кода операции, т.к. остальные машциклы доступа к ОЗУ 3хтактные, и собственно доступ происходит на 2м такте цикла, как минимум для цикла записи. Плюс вроде как рефреш предполагается только на цикле выборки кода операции).

[Northwood]

То есть процессор приостанавливает чтение видеопамяти видеоконтроллером в Пентагоне строго два такта через один за 4 такта при обращении к ОЗУ, при любом цикле доступа к ОЗУ (выборка кода операции, чтение данных из памяти, запись данных в память)? Несмотря на то, что реально он обращается к ОЗУ только на одном из этих двух тактов?

Не приостанавливает, а отодвигает время чтения видеоконтроллером, но всё происходит внутри промежутка времени, пока видеоконтроллер обрабатывает 1 экранный адрес (8 пикселей). В зависимости от того, когда процессору понадобилось обратиться к ОЗУ, возможен 1 из 2 вариантов:

а)
1 цикл - Z80 обращается к ОЗУ
2 цикл - видеоконтроллер читает пиксели
3 цикл - Z80 обращается к ОЗУ
4 цикл - видеоконтроллер читает атрибуты

б)
1 цикл - видеоконтроллер читает пиксели
2 цикл - Z80 обращается к ОЗУ
3 цикл - видеоконтроллер читает атрибуты
4 цикл - Z80 обращается к ОЗУ

Это и есть задание процессором приоритета доступа к ОЗУ. Но при любом раскладе, чтение остаётся внутри промежутка времени, пока ещё счётчики видеоконтроллера не увеличили адрес ОЗУ. На экране смена вариантов а) и б) никак не отражается, т.к. видеоконтроллер не сразу выводит прочитанное на экран, а сначала заносит 2 прочитанных байта в 2 буфера на 2х микросхемах 1533ИР23, и только когда счётчики увеличили адрес ОЗУ на единицу, то что было прочитано в прошлый раз, выводится на экран, одновременно пиксели и атрибуты, и в это же время видеоконтроллер читает из ОЗУ уже следующие 2 цикла. Поэтому кто первым прочитал ОЗУ, процессор или видеоконтроллер, никакой роли не играет.

- - - Добавлено - - -

(Подозреваю, что два такта через один проц тормозит чтение видеопамяти видеоконтроллером только на машцикле выборки кода операции, т.к. остальные машциклы доступа к ОЗУ 3хтактные).

Процессор вообще никогда не тормозит видеоконтроллер, ни при выборке кода операции, ни при чтении/записи данных. Лишь постоянно меняются циклы доступа к ОЗУ чётные и нечётные.

[Spectramine]

Не приостанавливает, а отодвигает время чтения видеоконтроллером, но всё происходит внутри промежутка времени, пока видеоконтроллер обрабатывает 1 экранный адрес (8 пикселей). В зависимости от того, когда процессору понадобилось обратиться к ОЗУ, возможен 1 из 2 вариантов:

а)
1 цикл - Z80 обращается к ОЗУ
2 цикл - видеоконтроллер читает пиксели
3 цикл - Z80 обращается к ОЗУ
4 цикл - видеоконтроллер читает атрибуты

б)
1 цикл - видеоконтроллер читает пиксели
2 цикл - Z80 обращается к ОЗУ
3 цикл - видеоконтроллер читает атрибуты
4 цикл - Z80 обращается к ОЗУ

А если процессору надо обратиться на 3-м или 4-м такте этого цикла? Тогда по идее должно быть ещё так:
в)
1 такт - видеоконтроллер читает пиксели
2 такт - видеоконтроллер читает атрибуты
3 такт - Z80 обращается к ОЗУ
4 такт - видеоконтроллер читает пиксели

и г)
1 такт - видеоконтроллер читает пиксели
2 такт - видеоконтроллер читает атрибуты
3 такт - видеоконтроллер читает пиксели
4 такт - Z80 обращается к ОЗУ

Это и есть задание процессором приоритета доступа к ОЗУ. Но при любом раскладе, чтение остаётся внутри промежутка времени, пока ещё счётчики видеоконтроллера не увеличили адрес ОЗУ. На экране смена вариантов а) и б) никак не отражается, т.к. видеоконтроллер не сразу выводит прочитанное на экран, а сначала заносит 2 прочитанных байта в 2 буфера на 2х микросхемах 1533ИР23, и только когда счётчики увеличили адрес ОЗУ на единицу, то что было прочитано в прошлый раз, выводится на экран, одновременно пиксели и атрибуты, и в это же время видеоконтроллер читает из ОЗУ уже следующие 2 цикла. Поэтому кто первым прочитал ОЗУ, процессор или видеоконтроллер, никакой роли не играет.

Вообще-то играет, для записи в ОЗУ. Если процессор пишет в ОЗУ строго на 3-м такте, может получиться так, что видеоконтроллер может прочитать записанное только что процессором на 4м такте (из той же ячейки памяти), а может и не прочитать, в зависимости от текущего порядка чтения пикселей/атрибутов. Это видно на вот этих результатах теста: http://zx-pk.ru/threads/21212-tajmin...l=1#post596826 - полоска то появляется, то исчезает, в зависимости от порядка чтения пикселей/атрибутов видеоконтроллером.

Процессор вообще никогда не тормозит видеоконтроллер, ни при выборке кода операции, ни при чтении/записи данных. Лишь постоянно меняются циклы доступа к ОЗУ чётные и нечётные.

Я имею вввиду, что он приостанавливает чтение видеопамяти видеоконтроллером, ведь без обращения процессора к ОЗУ видеоконтроллер будет читать из ОЗУ все 4 такта.

[Totem]

During I/O operations, a single wait
state is automatically inserted.

[Spectramine]

During I/O operations, a single wait
state is automatically inserted.

Ага, поэтому цикл доступа к портам и не 3 такта, а 4.

[Spectramine]

Просьба к владельцам реальных Пентагонов (не аппаратных эмуляторов) - запустить тест отсюда на своей машине, и рассказать о результатах. Буду очень благодарен.