Еще раз о refresh в DRAM.

[Foskin]

Я сейчас в процессе восстановления двухполевого спека - Оризон-Микро, на котором вылетело около 80% микросхем, в том числе и память.
Нижнюю памать РУ6 хочетьсья заменить на 4164, как наиболее легко доставаемую.
Девятая нога 4164 (А7) будет подклучена к +5в.
Вопрос следующий, если 4164 имеет матрицу 128х512, то refresh должен работать правильно и обновлять все 64к, хотя этого и не трбуется. А, что будет при таком подключении если 4164 емеет матрицу 256х256 где надо перебирать все 8 первых бит адреса?
Можно ли сказать, что только ячейки с адресами завязанными с перебором А7 будут утеряны? Тоесть необходимые мне 16к будут работать как надо?
Аналогично, возможно ли испльзование в верхней памяти вместо РУ5, 4164 с матрицей 256х256 если refresh будет происходить только перебором 7 бит адреса, будут ли необходимые мне 32к обновляться в этом случае?

[Advertiser]

[AlexG]

А документацию на конкретный тип памяти религия не позволяет прочитать ?

[Foskin]

А документацию на конкретный тип памяти религия не позволяет прочитать ?

Позволяет,
Но в документации для микросхем с матрицей 256х256 написано, что необходимо 256 циклов обновления - перебор всех 8 битов ROW. Там не написано, какие адреса будут обновлены если обновление происходило перебором 7 бит - 128 циклов. .

[AlexG]

1) что за микрухи ? документацию в студию
2) согласно теории на драм: в данном случае регенерироваться будут строки 128...255 из 0...255. остальные будут сыпаться.

[Rio444]

Можно ли сказать, что только ячейки с адресами завязанными с перебором А7 будут утеряны? Тоесть необходимые мне 16к будут работать как надо?

Да.

Аналогично, возможно ли испльзование в верхней памяти вместо РУ5, 4164 с матрицей 256х256 если refresh будет происходить только перебором 7 бит адреса, будут ли необходимые мне 32к обновляться в этом случае?

Как Вы будете адресовать 32К?
Если строка будет выбираться семью битами (А0...А6, при этом A7 жестко зафиксирован на 0 или +5), а столбец восемью (А0...А7), то да, обновляться будут 32К.

[ivagor]

если 4164 емеет матрицу 256х256

Интересно, кто производитель и какая маркировка таких микросхем?

[Foskin]

Друзья, большое спасибо за ответы.

Да.

Как Вы будете адресовать 32К?
Если строка будет выбираться семью битами (А0...А6, при этом A7 жестко зафиксирован на 0 или +5), а столбец восемью (А0...А7), то да, обновляться будут 32К.

Да именно это я и имел ввиду, хотя посмотрев сегодня на схему, увидел что в моем случае не заработает. Там А7 постоянно сидит на 0 или +5в. Тоесть в РУ5 убирается только один столбец, в случае 256х256 уберается и столбец и строка.

Интересно, кто производитель и какая маркировка таких микросхем?

Вот, цитата коллеги из форума Retrocomputing:

"It is important to separate address multiplexing (as 8+8) and RAM organization (as 7+9), which is 128 rows of 512 bit cells for the 4164 (*1). Internal bits 6..0 of the row address is used to select a 512 bit row, while bit 7 is used together with bit 7..0 of the column address to address the physical column. As a result it needs only 128 refresh cycles to reload the whole content.

This is true for most chips bearing the 4164 designation (except Fujitsu, National Semi and TI), as well as many other.

According to this list КР565РУ5 are direct analog to Motorola's MCM6664 and Mostek'd MK4164 - both using 128 rows.

The 7 bit refresh was done for 4116 compatibility and came especially handy for Z80 systems, enabling upgrade (and cost saving) without any redesign beyond a new PCB.

*1 - Companies with 256x256 organization were Fairchild (F4164), INMOS (IMS2600), Micron (MT4264), National Semi (NMC4164; MMC3764 were 128 row), Siemens (HYB4164) and Texas Instruments (SMJ/TMS4164). All other 64 Ki chips were organized with 128 rows - at least as my memory goes."

Из моих наблюдений, На Али продаются два вида 4164, TMS4164(по даташиту 256х256) и KM4164(по даташиту 128х512).

[ivagor]

Спасибо, не мог вспомнить сайт, где они перечислены.