Хочу пока задействовать vaddr для выхлопа на HDMI (пока без памяти) как в VHDL:
Код:
I_RED => vga_out(7 downto 5)& vga_out(7 downto 5)& vga_out(7 downto 6),
I_GREEN => vga_out(4 downto 2) & vga_out(4 downto 2)& vga_out(4 downto 3),
I_BLUE => vga_out(1 downto 0) & vga_out(1 downto 0)& vga_out(1 downto 0)& vga_out(1 downto 0),
Как мне соединить выход v_addr с входами RGB - ругается что-то насчет неупакованного массива.
Код:
module vga_gen
(
input wire clk_50MHz,
output wire [7:0] TMDS
);
wire h_sync;
wire v_sync;
wire picselclock;
wire hdmi_clock;
wire blank;
reg vaddr[7:0];
vga_sync VGA_SYN
( .clk_in (clk_50MHz),
.picselclock(picselclock) ,
.hdmi_clock(hdmi_clock),
.vga_hsync (h_sync),
.vga_vsync (v_sync),
.disp_enable (blank),
.v_addr (vaddr[7:0])
);
hdmi #(
.FREQ(5200000),
.FS(48000),
.CTS(25200),
.N(6144))
HDMI1 (
.I_CLK_VGA (picselclock),
.I_CLK_TMDS (hdmi_clock),
.I_HSYNC (h_sync),
.I_VSYNC (v_sync),
.I_BLANK (~blank),
//.I_RED (8'b11111111),
.I_RED <=vaddr,
.I_GREEN (1'b0),
.I_BLUE (1'b0),
.I_AUDIO_PCM_L (1'b0),
.I_AUDIO_PCM_R (1'b0),
.O_TMDS (TMDS)
);
endmodule