Синхронизация Z80

[Арнольд]

У меня типичный вопрос новичка: будет ли Z80 нормально работать при синхронизации тактовым сигналом, у которого длительность единичного уровня в два раза меньше чем нулевого? Такой тактовый сигнал дает на выходе CLK микросхема КР1810ГФ84, после деления на 3 частоты кварцевого генератора.
По даташитам на Z80 везде подразумевается меандр, как форма тактового сигнала. Собственно, синхронизируется он фронтом, а не уровнем, мож ему начихать на то, что синхросигнал - не меандр?

[Kakos_nonos]

Для Z80 не нужен ГФ84. Хватит одной ЛН1.

[Арнольд]

Для Z80 не нужен ГФ84. Хватит одной ЛН1.
Это я согласный, даже сразу кварцевый генератор сойдет, сейчас их валом. Просто ГФ84 выбросить жалко. За одно и привязку RESET к срезу тактовых имульсов хочу через нее сделать.
http://www.bestreferat.ru/images/paper/92/03/2410392.gif
Примерно, как предполагаю, CLK - синхронизация для Z80, PCLK - синхронизация для ВГ93, RESET - ну понятно для чего, READY - для медленных УВВ.

[doorsfan]

да, начхать, и не тактирование - способ приостановки процессора в моменты использования памяти видеоконтроллером

[vlad]

Для типичного Z80A:
Период тактовых импульсов: tc мин = 250 нс
Длительность низкого уровня тактового сигнала: tw(cl) = мин 110 нс / мах 2000 нс
Длительность высокого уровня тактового сигнала: tw(ch) = мин 110 нс / мах не имеет фиксированного значения, т.е. Z80 может находится в устойчивом состоянии сколь угодно.
Для Вас скорее важно знать мин. длительность высокого уровня тактового сигнала, чтобы она была не меньше заявленной и длительность переднего/заднего фронта, должен быть не больше 30 нс.

[Арнольд]

Для типичного Z80A:
Период тактовых импульсов: tc мин = 250 нс
Длительность низкого уровня тактового сигнала: tw(cl) = мин 110 нс / мах 2000 нс
Длительность высокого уровня тактового сигнала: tw(ch) = мин 110 нс / мах не имеет фиксированного значения, т.е. Z80 может находится в устойчивом состоянии сколь угодно.
Для Вас скорее важно знать мин. длительность высокого уровня тактового сигнала, чтобы она была не меньше заявленной и длительность переднего/заднего фронта, должен быть не больше 30 нс.
Спасибо за информацию.
Из всего вышеописанного, следует, что если обеспечить длительность высокого уровня тактового сигнала как минимум 110 ns, то, получив при этом минимальную длительность низкого уровня в 220 ns, процессор Z80A вполне успешно будет синхронизироваться с выхода CLK системного генератора КР1810ГФ84. Период следования тактовых импульсов составит 330 ns, что куда больше заявленных минимальных 250 ns.

[doorsfan]

Да, и ещё момент. для устойчивого тактирования от ТТЛ логики необходимо подтягивать к +5 через 470-680 Ом. В Вашем случае, я думаю, тоже.

[Ewgeny7]

А еще можно "задвинуть" времянки для Z80A, сейчас полно Z80B и прочих Z084C с увеличенной тактовой частотой. Для них минимальные 110нс можно делить в разы.

[Арнольд]

Да, есть там выход OSC, с него можно любой Z84C засинхронизировать. Дополнительно, поиметь делитель на 3 и 6 для каких - то других узлов системы. Причем, на OSC чистый меандр (после делителя на 6 - тоже), так что сам вопрос с допусками по длительности уровней будет бессмысленным.