Просмотр полной версии : МС1201.03+SIMM 30 pin. Занимался ли кто расширением памяти?
Korchagin
11.01.2016, 14:56
Скоро прибудет ко мне МС1201.03. Памяти на борту у нее 256К, хотелось бы расширить без приобретения плат памяти. Кто-нибудь может поделиться схемой, как SIMMы присоединить? А то думал-думал, курил мануалы, пинауты и ничего стоящего не придумал.
Симмы ох как хорошо устанавливать на МС1201.04 . Разумеется, с регенерацией Рас-до-Кас.
С соответствующей коррекцией адресного пространства .
А по поводу именно МС1201.03 без переработки в МС1201.04 - надо дополнить 1 бит к счетчику регенерации на ИЕ5, соответственно пристроить регистр для его выдачи на линию адресов ДОЗУ. И 2 шт. ИР22 для подачи дополнительнительных адресных линий на СИММ... В общем, по-любому получается, что сопоставимо по сложности переделать в МС1201.04.
Лично я переделывал МС1201.03 на батарейное СОЗУ 2 мбайт с помощью платочек от блока ВМ3А - никаких проблем с выпадениями данных ...
В общем, по-любому получается, что сопоставимо по сложности переделать в МС1201.04.
А через Q-Bus оно не умеет к памяти обращаться? Как например KDJ11-E - у нее память на борде, но умеет и назад в PMI и вперед к Q-Bus за памятью лазить...
В общем, по-любому получается, что сопоставимо по сложности переделать в МС1201.04.
А через Q-Bus оно не умеет к памяти обращаться? Как например KDJ11-E - у нее память на борде, но умеет и назад в PMI и вперед к Q-Bus за памятью лазить...
МС1201.03/04 имеет возможность полноценно работать с ОЗУ на внешней МПИ в адресах 1000000 и выше. А в адресах 0-00177777 имеются существенные особенности при работе в режиме пульта.
Так же отмечу, что в МС1201.03/04 имеются существенные тормоза с ДОЗУ, да и с трекингом ДПП(03)/4СПП(04), препятствующие полноскоростной работе процессора ( фактически - до 5 мгц в лучшем случае ).
У меня была мечта склепать свою процессорную плату с ВМ3. Прицепить какую-нибудь EDO RAM или даже SDRAM, они, бОльшей частью, 16-разрядные, подобрать что-то, чтобы одним чипом обеспечить все 4М адресного пространства ВМ3, эти ОЗУшки шустрые, можно и регенерацию сделать "теневую" - один цикл работаем с ЦП, второй регенерируем, ЦП этого и не заметит, ибо ОЗУ намного быстрее. Да и, возможно, выйдет поднять быстродействие, память-то ждать не надо...
Только вот в прошлом столетии доступа к высоким технологиям не было, домашние технологии такого не позволяли, а сейчас оно не очень-то и нужно...
можно и регенерацию сделать "теневую" - один цикл работаем с ЦП, второй регенерируем, ЦП этого и не заметит, ибо ОЗУ намного быстрее. Неудачно выразился. Я имел в виду, что два цикла ОЗУ в сумме короче одного цикла ЦП, так, что успеем и с ЦП пообщаться, и регенерацию сделать, а может еще и на цикл DMA время останется...
Как я понимаю, всю эту радость [управление ОЗУ, подключение к ВМ3, подключение системных (halt-mode) ОЗУ и ПЗУ, логику внешней Q-Bus, логику ИРПР (слишком жирно две ВП1 на один ИРПР) и т.д., включая, допустим, IDE, да еще и с UDMA] легко склепать на какой-нибудь средненькой недорогой Альтере. То есть ВМ3, та самая Альтера, ОЗУшка, может быть 1801ВП1-065, если поленимся загонять и ее в Альтеру, шинные драйверы Q-Bus, шинные драйверы ИРПР, ну, может еще что по мелочи. И все это удовольствие спокойно должно влезть на "половинку". При этом мы избавляемся от двух главных бед - отвратительной советской памяти 565-й серии и, опять же, отвратительного качества поздних зеленоградских плат (а платы с ВМ3 почти все поздние).
Гавенными были только 4СПП МС1201.04 - внутренние слои ( питания и общего ) , разумеется, отваливались от ножек ИС. Часто - от КР531 серии, что совсем не фонтан.
Для режима работы 1801ВМ3 в максимальном быстродействии ( SSYNC = 0v. ) данные должны готовится и приниматься ОЗУ за 1 такт процессора, желательно с учетом разгона, так что о всех видах ДОЗУ следует сразу забыть. И при таком включении ВМ3 понадобится синтезатор таймингов МПИ- т.к. работа с 80-нс предвыставлением адреса перед SYNC исключает применение 1801-й серии, которой требуется не менее 200 нс предвыставление ( а для тактируемых БИС - и еще больше ).
А насчет ИРПР - там вся сложность с векторными прерываниями, на мелкоте делать - под десяток мелких ИС понадобится.
Что касается применения ПЛИС - проще дождаться , пока Вслав г. Киев не сделает реверс всех необходимых компонентов, тогда и будет приемлемый вариант.
Korchagin
14.01.2016, 13:04
Спасибо за ответы. Получается, что лучше использовать статическую память с работой через МПИ, чтобы не курочить плату. M48Z512 (512Кх8) от STM, думаю, неплохо подойдут для этой цели.
ля режима работы 1801ВМ3 в максимальном быстродействии ( SSYNC = 0v. ) данные должны готовится и приниматься ОЗУ за 1 такт процессора, желательно с учетом разгона, так что о всех видах ДОЗУ следует сразу забыть. Почему забыть? Неужели мой склероз врёт о 70-нс или даже 50-нс EDO RAM? Какая тактовая у ВМ3? 6 МГц, да? Ну, разгоним мы его в полтора раза, будет 9 МГц, это 111 нс, хоть и не верю я в такой разгон. Не успеем? Тогда прикрутим 64К Static RAM в качестве кэша и поставим 7-нс SDRAM, оно точно успеет.
А насчет ИРПР - там вся сложность с векторными прерываниями, на мелкоте делать - под десяток мелких ИС понадобится. У меня было нестандартное компактное решение этого, но недавно искал и не нашел, похоже я все бумажки повыкидывал. Но напрягусь - вспомню.
Что касается применения ПЛИС - проще дождаться , пока Вслав г. Киев не сделает реверс всех необходимых компонентов, тогда и будет приемлемый вариант. Так вот, как раз, все эти ВП-1-030/013/134 - первый кандидат на выбрасывание, не нужны они в возрождённом ДВК. И вообще, точный реверс, имхо, нужен только для историзмов, оно же неразрывно связано с той технологией. С нынешними технологиями, хоть и в ПЛИС, надо постараться выжать максимум. В частности, не забыть кэш-память, сделать встроенное управление динамической памятью, скорее всего, SDRAM, чтобы контроллер памяти сам обслуживал загрузку-выгрузку кэша, следил за DMA и т.д., т.е. все то, чем в чипах серии 1801 и не пахнет.
Почему забыть? Неужели мой склероз врёт о 70-нс или даже 50-нс EDO RAM? Какая тактовая у ВМ3? 6 МГц, да? Ну, разгоним мы его в полтора раза, будет 9 МГц, это 111 нс, хоть и не верю я в такой разгон. Не успеем? Тогда прикрутим 64К Static RAM в качестве кэша и поставим 7-нс SDRAM, оно точно успеет.
Проблема в том,что эти 70 нс при идеальных свербыстродействующих ИС обвязки ( фактически - чипсет по 0.35 мкм топнормам с тактовой под 100 мгц ), к тому же не забываем о циклах регенерации - т.е. фактически удвоения задержек, итого получаем 140 нс для идеального случая. Т.к. до кодинга ПЛИС дело может и не дойти, выбираем 74F серию, у которой максимальная реальная рабочая частота - хорошо, если 40 мгц ( 25 нс такт ). С таким "ускорением" о ровно 70 нс можно забыть, реально с момента подачи "DIN" до выставления данных - от 100 нс + задержки шины ( не менее 30 нс на компактной МПП ) + удвоение задержки на случай неудачного попадания регенерации, итого реально - 230 нс, что явно больше 1 такта1801ВМ3-8 мгц ( разгон с 6 до 8 ).
Вывод - в главном 4-мбайт поле надо ставить СОЗУ до 100 нс выборки максимум, а вот для ЭД- там как раз и интересно ДОЗУ, например в виде СИММ ( фактически - на классических ДОЗУ, пригодных для установки в МС1201.04 ).
А насчет самых современных пакетных ДОЗУ типа SDRAM, DDR SDRAM, DDR2 SDRAM - там не всё так просто. У них есть т.н. "тайминги латентности", как правило при классическом идеальном приводе ( чипсет СБИС ) составляющие не менее 50-60 нс для одиночной рандомной выборки. А заявляемые тайминги "10 нс", "7 нс", "ХХХ гигагерц " - это всего лишь скорость передачи данных в пакете страницы буфера из кристалла SDRAM. Размер буфера у современных SDRAM - от 4 килобайт Х страниц .
К тому же управляться с SDRAM на 74F серии малореально, т.к. в таких СБИС ДОЗУ слишком сложная система команд - т.е. только через ПЛИС.
*
По теме "Самое современное наикрутейшее ДВК с быстродействием ~100мгц ( ориентировочно ) есть самый простой из всех возможных выходов - просто к эмулятору DEC - ЭВМ программно прикрутить порт, выполняющий функции МПИ ( главного процессора типа МС1201.04 ) или аналогичного устройства.
Т.е. если есть оборудование типа дисковода МХ, винчестера КЖД, специализированных контроллеров ( на ВП1-033 ) - просто к специализированному порту от ИБМ ЭВМ подключается корзинка ДВК, возможно через усилители шины на КР531АП2 - и всё работает. Можно даже КЦГД подключить - что бы не оставалось сумнения, что ДВК - "настоящая" :v2_dizzy_snowball:
( Как вариант - может порт МПИ на SATA повесить ? )
т.е. все то, чем в чипах серии 1801 и не пахнет.
А кот-рыболов запуститься после таких новшеств? А RT-11 и прочее ПО для неё будет работать? MFP и всякие прочие ПО?
А кот-рыболов запуститься после таких новшеств? А RT-11 и прочее ПО для неё будет работать? MFP и всякие прочие ПО?
Обычно настоящие конструктора железо проектируют под имеющийся софт, по крайней мере базовый. Альтернативный метод - это путь в никуда ( например, система команд "НЦ" - где-нибуть кто-нибуть видел для неё RT-11 ? ).
А кот-рыболов запуститься после таких новшеств? Не помню. Может запустится. А может (и скорее всего) будет себя вести, как первописюшный Lode Runner на каком-нибудь пеньке...
А RT-11 и прочее ПО для неё будет работать? Безусловно. А также RSX-11, TSX-11, DSM-11 и пр. Возможно придется подшаманить какие-либо дровишки.
- - - Добавлено - - -
Т.к. до кодинга ПЛИС дело может и не дойти Тогда не стоит и связываться. Всё, что я расписывал, актуально только для ПЛИС, клепать это на рассыпухе не имеет ни малейшего смысла - получишь примерно то же, что и обычный ДВК, поскольку 74F не так и далеко ушла от 1531-й серии...
К тому же управляться с SDRAM на 74F серии малореально, т.к. в таких СБИС ДОЗУ слишком сложная система команд - т.е. только через ПЛИС. Угу, только на ПЛИС.
И, кстати, откуда такое требование - за один такт? Что, ВМ1 вдруг стал RISC? Я, конечно, детально его не разглядывал, да и давно это было, тем не менее... Sync выдать, как RAS, DIN/DOUT - как CAS, R/-W взвести заранее по Byte при высоком Sync, и вперед!. Или даже адресный строб отдать, как RAS, а SYNC - как CAS...
- - - Добавлено - - -
По теме "Самое современное наикрутейшее ДВК с быстродействием ~100мгц ( ориентировочно ) есть самый простой из всех возможных выходов - просто к эмулятору DEC - ЭВМ программно прикрутить порт, выполняющий функции МПИ ( главного процессора типа МС1201.04 ) или аналогичного устройства. Угу, если кто склепает соответствующую PCI-Express карточку и подпишет её дровишки на Микрософте, чтобы винда х64 не ругалась - с радостью. Только вот что-то не видно желающих...
( Как вариант - может порт МПИ на SATA повесить ? ) Скорее всего, ничего хорошего тоже не выйдет. Плюс, опять же, проблема с ЭЦП для дровишек х64.
...
И, кстати, откуда такое требование - за один такт? Что, ВМ1 вдруг стал RISC? Я, конечно, детально его не разглядывал, да и давно это было, тем не менее... Sync выдать, как RAS, DIN/DOUT - как CAS, R/-W взвести заранее по Byte при высоком Sync, и вперед!. Или даже адресный строб отдать, как RAS, а SYNC - как CAS...
А если не экономить такты и допустить периоды простоя - тогда зачем что-то изобретать - вот оно, МС1201.04, например с СИММ-30 60нс 2х1 мбайт, всё уже готовое, обеспечивает не менее 800 т. рег-рег при 4.5 мгц тактовой 1801ВМ3Б...
А если сделать как надо - 2 млн при 6 мгц будет, да с возможностью замены на 1806ВМ5-16 лишь с заменой кварца, да еще и с разгоном до 20...24 мгц ( кристаллы в 90% случаев это позволяют ) - и всё без всяких ПЛИС, да с СОЗУ с батарейным питанием ( 2 шт. алкалиновых батареек АА - на 1 год хранения, или даже больше )
Хотя, если Вслав г. Киев сделает всё правильно, по-любому от СОЗУ не отказаться, но, боюсь, уже без батареек- т.к. понадобятся с временем выборки не более 10 нс, чтобы такты 100 мгц ВМ3 не терять.
В принципе, по ходу 100 мгц это теоритический предел Точных реплик существующих процессоров. Может быть, если сделать немного более оптимизированный трекинг ПЛИС, может даже и 200 мгц удасться достич - но это надо анализом на живой модели ПЛИС заниматься,тогда и будет более-менее понятненько...
*
Кстати, я так посмотрел на Алиэкспрессе - комплексная БИС СОЗУ с встроенной батарейкой стоит от ~500 руб за 1 шт, а почти то же самое, но без батарейки - в районе 100 руб ( M5M5408AFP-55 ) :
http://ru.aliexpress.com/item/Ll-M5M5408AFP-70-M5M5408AFP-55-ll-M5M5408/1133029718.html?spm=2114.03020208.3.10.Ze7bvM&ws_ab_test=searchweb201556_3,searchweb201644_1_100 01_10002_10005_301_10006_10012_10003_10004_62_1000 7,searchweb201560_1,searchweb1451318400_6151
- - - Добавлено - - -
Насчет желающих сделать конфетку из определенной субстанции - это и так понятно, что реальные коммерческие продукты на пустом месте сами по себе не растут... Но я просто подал идею - может быть, лет так через N, кто-нибуть, и сделает что-то похожее...
- - - Добавлено - - -
А насчет доступа к портам - W98SE вполне позволяет это.
А если не экономить такты и допустить периоды простоя - тогда зачем что-то изобретать Внятных времянок 1801ВМ3 найти не удалось, по времянкам в двухтомнике Аверьянова и др. можно сделать вывод, что между адресом - фронтом Sync - фронтом Din/Dout расстояние не менее такта, так, что не так все и плохо. И, как раз, три такта 6 МГц на команду - это те самые обещанные 2 млн оп/сек (R-R)...
- - - Добавлено - - -
Кстати, я так посмотрел на Алиэкспрессе - комплексная БИС СОЗУ с встроенной батарейкой стоит от ~500 руб за 1 шт, а почти то же самое, но без батарейки - в районе 100 руб ( M5M5408AFP-55 ) : Угу, только там всего 512К, чтобы набрать 4М их надо 8 шт. То есть, конечно, дешевка, но плату для нее лазерным утюгом не сделаешь. Впрочем, не суть важно. Как я уже отметил, цикл команды - три такта 6 МГц, т.е. 500 нс, за это время можно и с памятью обменяться, и регенерировать, да еще, если постараться, и на ДМА время останется...
Korchagin
28.01.2016, 12:51
Курил следующее http://adminbook.ru/index.php?men1=3/14 и http://www.piclist.com/techref/microchip/picsimm.htm. Из прочитанного понял, что для создания автономного внешнего (по отношению к плате, курочить не хочу) модуля памяти на DRAM необходимо будет использовать память FPM и применять тип регенерации CAS before RAS, как наиболее просто реализуемый. Соответственно для модуля емкостью 2М слов необходимо брать 4 штуки мегабайтных или 2 штуки 4-мегабайтных SIMM. Интересует следующее (я в отношении DRAM нуб, поэтому не судите строго, хочется разобраться). Если на модуле установлены микросхемы 70нс, значит ли это, что частота регенерации может быть не более 14,2МГц, соответствующей периоду 70нс? Я понял так, что с этой частотой аппаратный регенератор может генерировать RAS и при установленном CAS симмовская память регенерируется по внутреннему счетчику. Вопрос не праздный, так как чем выше частота регенерации, тем проще сделать ее прозрачной, регенерируя память в промежутках обмена по шине. Ответьте пожалуйста, уважаемые гуру.
а может проще все же сделать ОЗУ на статике - типа на 537 серии, чем городить на симах,
К тому же в арсенале плат под МПИ есть платы памяти вроде как на 1 и 4 мгб - типа П7, П9, П11, и П12
И еще - может попробовать состряпать банк памяти на основе 4 плат памяти от ес1840-1841 обьединив ихна собственной магистрали и делав переходник на МПИ ( если все это глупо - прошу не ругать )
Да и совсем забыл - есть решение памяти на 4-1 и 4 мгб реализованное на машинах см1425 - только схенмы надо искать в незалежной Украине
а может проще все же сделать ОЗУ на статике - типа на 537 серии, чем городить на симах, Тогда уж действительно на M5M5408AFP-55, как предложил наш коллега MM - они на Али 10-12 убитых енотов за десяток, с доставкой. 8 микросхем, и готовые 4М, парочка про запас останется. И никакой регенерации, и никакого мультиплексирования половинок адреса...
К тому же в арсенале плат под МПИ есть платы памяти вроде как на 1 и 4 мгб - типа П7, П9, П11, и П12
Так они же на РУ7-х. Тормоза и низкая надёжность.
Korchagin
04.02.2016, 00:30
Про П7 и последующие платы читал. Еще бы и схему с прочей документацией на них найти, чтобы не изобретать давно изобретенное. SRAM сейчас на подходе у меня, буду выдирать из контроллеров сдохших винчестеров SATA и платку под памятуху спроектирую, хотя можно просто подпаяться к разъемам с тыльной стороны.
Про П7 и последующие платы читал. Еще бы и схему с прочей документацией на них найти, чтобы не изобретать давно изобретенное. Да там ничего военного. Но, все-таки, статика гораздо проще. 12 убитых енотов, месяц-два ожидания, и паяй на здоровье.
буду выдирать из контроллеров сдохших винчестеров SATA А там разве не SDRAM? А с ней общаться довольно сложно, на простой логике будет целый огород.
хотя можно просто подпаяться к разъемам с тыльной стороны. А вот это не стоит.
Я, помнится, клепал платку статической памяти для Э-60, на 4К 537-х, ничего военного, плата, правда, была великовата - полноформатная, и с трудом влезло, а с нынешними м/с вроде M5M5408AFP-55 8 штук - и полные 4М готовы. Рекомендую...
Korchagin
04.02.2016, 14:21
Большинство современных контроллеров HDD действительно SDRAMовские, но я уже нашел несколько старых, с микросхемой Winbond W26020AT, которая являет собой чип SRAM 128Кх16. Для покрытия полного пространства памяти в 2Мх16 таких потребуется 16 штук, зато они достаются бесплатно или почти бесплатно. А документацию на П9 я бы с удовольствием все же посмотрел, потому что после статики попробую сварганить модуль на симмах.
- - - Добавлено - - -
К слову, а можно ли каким образом (с минимальным искурочиванием платы вычислителя) отключить драмовскую память на его борту, чтобы использовать вместо нее статику на новой плате? В МС1201.02 было просто - движки переключателя в нужное положение поставил и ненужные банки памяти вырубил.
На МС1201.03/04 не все так просто с ДОЗУ - целесообразно использовать внешнюю память в АП после ДОЗУ, т.к. в режиме пульта АП МС1201.03/04 существенно аномально, и недопускает наличия ОЗУ в адресах по крайней мере 000000-077777.
Отключить ДОЗУ МС1201.03/04 довольно просто - надо поковырять паялом в районе сигнала селекции АП в части ДОЗУ, идущего на вход 119 БМК ( там, где определяется размер ДОЗУ МС1201.03/04 - его надо сделать равным 0 ).
Как один из сомнительных вариантов - можно приделать внешнее ОЗУ на МПИ, которое не будет видно при низком уровне сигнала "Индикация режима пульт", HLTM ( 55 выв БИС ВМ3 ).
Если делать правильно - ОЗУ пользователя не должно быть видно на МПИ при 0в. на выводе SEL ( 35 выв ) процессора 1801ВМ3.
Если делать правильно - ОЗУ пользователя не должно быть видно на МПИ при 0в. на выводе SEL ( 35 выв ) процессора 1801ВМ3. Мне казалось, что в HALT-mode обмен по МПИ не запускается, всё крутится внутри на плате между процессором, 134/377 и локальной ОЗУшкой, а когда прошивка суётся куда-то вовне, через PARH2, сигнал HLTM снимается. Впрочем у меня схемы (на бумаге) отвратительного качества, хрен что разберешь...
Мне казалось, что в HALT-mode обмен по МПИ не запускается, всё крутится внутри на плате между процессором, 134/377 и локальной ОЗУшкой, а когда прошивка суётся куда-то вовне, через PARH2, сигнал HLTM снимается.Нет - при обращении к МПИ снимается SEL, а HLTM устанавливается по HALT и снимается по RTI / RTT.
Нет - при обращении к МПИ снимается SEL, а HLTM устанавливается по HALT и снимается по RTI / RTT. Тем не менее, я же не ошибся, пока исполняется программа HALT-mode, к памяти на МПИ оно не полезет, если не попросят открыть какую-нибудь ячейку?
Тем не менее, я же не ошибся, пока исполняется программа HALT-mode, к памяти на МПИ оно не полезет, если не попросят открыть какую-нибудь ячейку?Не лезет при обращении в HALT-моде к виртуальным адресам в диапазоне 000000..77777, иначе лезет.
Не лезет при обращении в HALT-моде к виртуальным адресам в диапазоне 000000..77777, иначе лезет. Ну и замечательно. Значит память на МПИ можно размещать совершенно свободно, не задумываясь о том, что где-то по похожим адресам есть какие-то ПЗУ и прочее HALT-модовое хозяйство. То есть, все эти дела действительно теневые и от операционки и программ изолированы.
Ну и замечательно. Значит память на МПИ можно размещать совершенно свободно, не задумываясь о том, что где-то по похожим адресам есть какие-то ПЗУ и прочее HALT-модовое хозяйство.
На ДВК-4 который под рукой в качестве тестового по жизни ставили всевозможные эксперименты из пульта - в частности отлаживали работу с MY... Не сильно давно (можно покопаться где-то в темах) попадался ДВК (какой конкретно не помню, тоже с ВМ3), у него такой номер не проходил - если прога общается с MY - все нормально, если из пульта даешь ему команды - ошибка. Тогда мне разъяснили, что это как раз из-за нестыковок с HALT режимом. Видимо от реализации зависит. Собрать бы эту инфу всю в одно место где-нибудь...
Можно сделать универсальный вариант внешней ОЗУ МПИ - как условие невыборки на перемычке вводить сигнал SEL 1801ВМ3 - А:А7. При его 0в. - выборка данных в режиме пульта ( т.е. невыборка ОЗУ на МПИ ), при +3.3 в - выборка ОЗУ на МПИ при обычном режиме.
- - - Добавлено - - -
Вот схема блока ВМ3А :
http://storage8.static.itmages.ru/i/14/0712/s_1405180250_4676808_4cd6f89529.jpg (http://itmages.ru/image/view/1776480/4cd6f895)
Краткое ознакомление с его Э3 позволяет предположить о возможности прицепить его на МПИ ДВК-4 с помощью пассивного переходника.
В самой схеме блока надо сделать косметические изменения - несколько перемычек. Монтировать следует не все ИС, а только принимающие участие в СОЗУ блока.
При использовании такой платы внутреннее ДОЗУ МС1201.03/04 следует отключить совсем.
Если что - платы и СБИС СОЗУ 55 нс есть в наличии.
- - - Добавлено - - -
Такая платка вроде как тоже есть в наличии :
http://storage1.static.itmages.ru/i/15/0403/s_1428067107_5609350_881b9c3115.jpg (http://itmages.ru/image/view/2424000/881b9c31)
блока ВМ3А
Эх, смастерить бы какой блок с ВМ3 на буржуйской макетке... :)
Вот схема блока ВМ3А : Ой, какая прелесть! Это чьё творение? И в каком CAD'е?
- - - Добавлено - - -
Эх, смастерить бы какой блок с ВМ3 на буржуйской макетке... Да не на макетке, а напечатать его, заменив, по возможности, максимум на современное.
Ой, какая прелесть! Это чьё творение? И в каком CAD'е?
Э3 - моя, после изрядного сокращения ( выброшены IDE - порт и эмулятор ПЗУ БИОСа для БК0011/М , добавлен "ускоренный режим" ).
Рисовал уважаемый господин Kisser81 - в его любимом Каде .
На фото показана 1-я часть Э3, во 2-й части Э3 содержится только 1шт. 217ЛБ2 и 2 шт. СОЗУ - опубликую по требованию .
Чистая себестоимость изготовления 1 шт. 6СПП блока -$21, включая доставку проводником с одного из предприятий ВПК Украины в 2013 г.
Есть несколько шт. "с хранения", по 500 руб, вместе с разъемами СНП ( разъемы могут быть б/у ).
*
СБИС СОЗУ 70 нс можно заказать по почте в г. Москва или купить с утра в субботу на Митино :
http://www.chiptrade.ru/searchcat/?search=M5M5408&sklad=0
( Рекомендую купить и запасную СБИС СОЗУ ).
*
Платка ВМ3А, кстати, рассчитана и на монтаж 4 мбайт - но надо СОЗУ вешать 2-м этажом и как-то пристроить 2 гибридки 217ЛБ2 для коммутации сигнала разрешения выборки СОЗУ при выключении питания +5в. Так же при монтаже 4 мбайт надо выв. 13 и 14 D13 "приподнять" и вывести на них +5в. - это разрешения 2 шт. дополнительных мегабайт. Типовой ток течки 2 мбайт СОЗУ - 8 микроампер при +3.2 вольт на батарее.
Да не на макетке
Макеток просто есть 5 - вот и думаю что н них можно изобресть :)
Я бы тоже хотел бы схему вм3 с пультом на буржуйский qbus, но если схему без пульта на вм1 еще можно сочинить то с вм3 и пультом вообще как то мутно
Korchagin
07.11.2016, 15:58
Прислали сегодня интересную штучку в формате PCMCIA, являющую собой статическое ОЗУ на 3М 16-битных слов с батарейным резервным питанием от 4 шт. батарей-таблеток типоразмера 2335.
Теперь думаю, как ее присоединить к системе на МС1201.03 с тыльной стороны корзинки.
http://www.youtube.com/watch?v=FVnMpdXhgyo
Powered by vBulletin® Version 4.2.5 Copyright © 2025 vBulletin Solutions, Inc. All rights reserved. Перевод: zCarot