Что за процессор R800, и какой он на самом деле?

[OrionExt]

Японцы хранят свои секреты. НО люди не могут хранить тайну вечно, информация да просочиться. Был опубликован скан (https://twitter.com/v9938/status/1124223395141308417), перевод (http://map.grauw.nl/resources/cpu/r800_users_manual.php).

Меня всегда смущало, что он риск по книжкам. А по факту, там конвейер. Причем конвейеру свойственно обнуляться при переходе по джамп. Выходит что и задокументированные тайминги команд не более чем частный случай.

[ram_scan]

А что мешает процессору с риск архитектурой иметь конвейер ?

[OrionExt]

А что мешает процессору с риск архитектурой иметь конвейер ?Смешно. Видимо яйца, которые болтаются (десяток машинных циклов на выполнения команды). Буковка "R" – что это? риск?

[CodeMaster]

Смешно. Видимо яйца, которые болтаются (десяток машинных циклов на выполнения команды). Буковка "R" – что это? риск?
Конвейер и микрокод это не одно и тоже.

Позднее было отмечено, что наиболее значимая характеристика RISC в разделении инструкций для обработки данных и обращения к памяти — обращение к памяти идёт только через инструкции load и store, а все прочие инструкции ограничены внутренними регистрами. Это упростило архитектуру процессоров: позволило инструкциям иметь фиксированную длину, упростило конвейеры и изолировало логику, имеющую дело с задержками при доступе к памяти, только в двух инструкциях.

[Lethargeek]

Меня всегда смущало, что он риск по книжкам. А по факту, там конвейер.
звучит наподобие "меня всегда смущало, что тепловоз по книжкам - рельсовый транспорт, а по факту там дизель" :)
риск - способ повышения эффективности конвейера, но до 100% не обязательно, другие соображения могут оказаться важнее
да и 100% эффективность конвейера (ноль простоев) не гарантирует максимальную производительность

[OrionExt]

Если продолжить дискуссию в таком русле, то выйдет что Z80 очень-много поточный, очень-много ядерный. Если его сравнить его с палкой-копалкой в руках обезьяны.

[ram_scan]

Смешно. Видимо яйца, которые болтаются (десяток машинных циклов на выполнения команды). Буковка "R" – что это? риск?

А где в Reduced Instruction Set Computer слова о количестве циклов на инструкцию ? Более того, RISC часто подразумевает суперскалярность и спекулятивное исполнение (ну просто потому-что может), что без конвейера нереализуемо.

Не знаю как на R800 но на большинстве современных RISC процессоров переход хоть условный хоть нет не влечет за собой сброс конвейера. Как раз из-за их суперскалярности.

[OrionExt]

R800 разрабатывался на основе прототипа Z800.

А это уже мой одноплатник на Z280 (сделанный на основе Z800).

https://3.bp.blogspot.com/-n3KjDAUjVQU/XFQic9TVTgI/AAAAAAAABXU/Y38dSgx4M18K67N8yVTFrpGl6WlrdfuPgCKgBGAs/s1600/IMG_0757s.jpg

Так вот у Z280 присутствует конвейер, ускоряющий выполнения команд. Но никто не назвал Z280 риск процессором. Предположу, что буковка R в названии R800 всего лишь рекламный ход, не отражающий реальное положение дел.


ram_scan, однако R800 не тянет на идеологию RISK, а больше подходит под определение CISC. Не важно есть конвейер или его нет. Просто R800 преподносился потребителю как RISK, и скромно умалчивалось наличие у него конвейера команд, который реально ускоряет выполнение команд для CISC и RISK процессоров.


Не знаю как на R800 но на большинстве современных RISC процессоров переход хоть условный хоть нет не влечет за собой сброс конвейера. Как раз из-за их суперскалярности. У Z280 сбрасывается, не думаю что у R800 это работает по другому. Просто уж очень мало реальной информации о R800.

[!dx]

Красивая платка :)

[Vadim]

Удивительно вот что, как я заметил, много людей не понимают отличие RISC от CISC, хотя даже умеют программировать на асме Z80. Я такое встречал уже не один раз, хотя определение RISC довольно чёткое и о нём даже ещё в Ревюшке писали. А ускорение работы процессора достигается ведь многими способами которые вовсе не являются тайной и всегда описывались при презентации того или иного нового процессора. Это и конвейер (т.е. предвыборка команд), увеличение внутренней тактовой частоты по сравнению с той, внешней которая была clk, увеличение шины данных, когда за одно обращение вместо 8 бит идёт выборка 16 - уже ускорение получим почти в 2 раза, а уже позднее добавились суперскалярная архитектура, предисполнение команд и предсказание выполнения. Это я указал только то, что помнил по первым 80286, 386, 485 и Пентиум-1. Пентиум Про уже имел суперскалярную арх, далее увеличивали производительность всякими разными способами, в педивикии думаю это всё есть.