Просмотр полной версии : Нечетные адреса
Наверное этот вопрос уже поднимался, но, к сожалению, мне не удалось этого нигде найти. В фирменной документации есть только информация про трап, если хотим инструкцию по нечетному адресу. А что если берём слово данных по нечетному? Тут какое-то "белое пятно на карте" - пишут разное:
в https://stackoverflow.com/questions/41070998/i-get-this-message-in-pdp-11odd-word-address-what-does-it-mean какой-то "грамотей" написал, что просто нельзя совсем;
в https://gunkies.org/wiki/PDP-11_stacks написано уже что-то разумное, что на некоторых моделях при обращении к нечётному адресу на стеке получаем исключение, а на некоторых машина просто игнорирует младший бит. Однако регистр для стека особый, он всегда при автоинкременте или декременте сдвигается на 2, поэтому вопрос, что случится, если использовать регистры R0-R5 остаётся;
в документации на T11 написано, что младший бит всегда игнорируется.
В К1801ВМ1 с нечётными адресами данных вроде всё работает, младший бит игнорируется. Так ли это с ВМ2, ВМ3? Можно ли считать, что нечетные адреса данных работают всегда, с исключением для стека по нескольким случаям?
Что процессор на шину выдаст - вопрос интересный....
Но если он работает через стандартную шину от DEC, то и смотреть надо именно на описание шины. Как, к примеру, QBUS с адресами работает, вполне ясно описано. Бит младший адресации игнорируется. Есть специальный сигнал байта. При обмене процессор генерит единичную транзакцию(чтение, запись или чтение-модификация-запись). Значит более одного байта при нечётном адресе за одну пересылку никак. Вот если бы на обмен шло более одного цикла шины(два чтения или две записи, либо две чтение-модификация-запись), то тогда... Однако так не бывает... PDP-11 на один операнд в команде генерит один цикл шины. PDP-11 - двухадресная, то есть число операндов максимум 2 для CPU(но вопрос был только про работу с одним операндом, как я понял).
Для этого случая нескольких циклов обмена в PDP-11 есть FPU или CIS. Как FPU или CIS будет генерить, вопрос интересный, если подсунуть нечётный адрес... Или прерывание, или игнор бита для FPU??? А вот CIS вопрос интересный...
Но у меня никогда не было машины с FPU или CIS :(
И что будет, если шина нестандартная???
На этот вопрос могут ответить те, кто занимался реверсом процессоров...
И что позволит мост между нестандартной шиной и процессором...???
Ой, ещё забыл рассмотреть конфигурацию с кэш-памятью, но по идее кэш должен быть "прозрачен" и процессор должен с ней работать как с обычной, только быстрой, памятью.
Что процессор на шину выдаст - вопрос интересный
На тех процах, которые нервно реагируют на нечётный адрес в словном обращении, не факт, что вообще дело до обращения дойдет.
На тех, которые не реагирую - подозреваю, что тупо выдают полный адрес, включая нулевой бит. Насколько я помню, где то в машинках типа БК-УКНЦ-СОЮЗ-Неон это используется для обращения к устройствам с байтовыми регистрами
PDP-11 на один операнд в команде генерит один цикл шины
Не всегда. Но это не байтов касается.
Значит более одного байта при нечётном адресе за одну пересылку никак.
И да и нет. Со стороны проца - никак. Со стороны устройства (при условии, что проц не реагирует на нечётный адрес в словном обращении) - технически, можно сделать. Но я про такое не слышал. Хотя сделать, скажем, на своём устройстве - могу.
Как FPU или CIS будет генерить
Насколько я знаю - трапают (судя по тестам)
И что будет, если шина нестандартная???
Шина здесь вообще не причём. По крайне мере классическая, которая не вмешивается в обмен. Весь вопрос к внешним устройствам, так со стороны существующих процов (или новоделов, но которые ведут себя как мамка велела) - всё предопределено.
Однако регистр для стека особый
Не только регистр стека, ещё PC, однако с PC есть нюансы на некоторых процессорах.
- - - Добавлено - - -
Вдогонку. Если я правильно помню и правильно понял, то T11 может при словном обращении давать две операции на шине - как при чтении, так и при записе. Но из DEC-оских процов - только он.
В К1801ВМ1 с нечётными адресами данных вроде всё работает, младший бит игнорируется. Так ли это с ВМ2, ВМ3? Можно ли считать, что нечетные адреса данных работают всегда, с исключением для стека по нескольким случаям?
1801ВМ1 всегда выдаёт адрес, как есть. По стандарту шины младший бит используется только в транзакциях записи байта и только для указания, какой из двух байтов замаскировать. По нестандарту -- можно размещать слова понечётным адресам, и кое-кто этим пользуется. Кроме того, на тех PDP-11, где r0-r7 доступны по шине, они занимают адреса через единичку. 177770--177777.
Возвращаясь к ВМ1, он допускает нечётные PC и SP, но, в соответствии со стандартом, всегда производит автодекремент/инкремент на 2 вне зависимости от разрядности операнда. ВМ2, насколько я помню, тоже допускает нечётный PC. ВМ3 -- это, насколько я понимаю, 11/34, и в соответствии с оригиналом на нечётном PC он трапается.
ВМ3 -- это, насколько я понимаю, 11/34
Похож, но не он (хотя бы из того, что PDP-11/34 18-ти битный и Unibus), но на нечётном адресе он да, трапает
На тех процах, которые нервно реагируют на нечётный адрес в словном обращении, не факт, что вообще дело до обращения дойдет.
На тех, которые не реагирую - подозреваю, что тупо выдают полный адрес, включая нулевой бит. Насколько я помню, где то в машинках типа БК-УКНЦ-СОЮЗ-Неон это используется для обращения к устройствам с байтовыми регистрами
Не всегда. Но это не байтов касается.
Ну да, есть процессоры, кои вместо чтения-модификации-записи делают чтение с последующей записью. Но всё равно в следующее слово по шине не влезут. Например T-11, и дай бог памяти в каких-то случаях 1801ВМ1
И да и нет. Со стороны проца - никак. Со стороны устройства (при условии, что проц не реагирует на нечётный адрес в словном обращении) - технически, можно сделать. Но я про такое не слышал. Хотя сделать, скажем, на своём устройстве - могу.
Это устройство будет вынужденно генерить второй цикл шины... Ну шины от DEC QBUS, UNIBUS, да и CTI словные... байт там читается специальным сигналами. Впечатление, что работу с байтами допиливали опосля того как ... ;)
Насколько я знаю - трапают (судя по тестам)
По поводу FPU минимально сомневался... В случае CIS могли быть варианты...
Шина здесь вообще не причём. По крайне мере классическая, которая не вмешивается в обмен. Весь вопрос к внешним устройствам, так со стороны существующих процов (или новоделов, но которые ведут себя как мамка велела) - всё предопределено.
Процессоры ведь строятся под шину... Это сейчас на FPGA можно шо хош прилепить вложив энное количество усилий :) Однако тогда с сим было сильно сложнее...
Не только регистр стека, ещё PC, однако с PC есть нюансы на некоторых процессорах.
- - - Добавлено - - -
Вдогонку. Если я правильно помню и правильно понял, то T11 может при словном обращении давать две операции на шине - как при чтении, так и при записе. Но из DEC-оских процов - только он.
Есть конечно... Но эти ньюансы упираются в шину. Про T11 и 1801ВМ1 писал...
- - - Добавлено - - -
1801ВМ1 всегда выдаёт адрес, как есть. По стандарту шины младший бит используется только в транзакциях записи байта и только для указания, какой из двух байтов замаскировать. По нестандарту -- можно размещать слова понечётным адресам, и кое-кто этим пользуется. Кроме того, на тех PDP-11, где r0-r7 доступны по шине, они занимают адреса через единичку. 177770--177777.
Возвращаясь к ВМ1, он допускает нечётные PC и SP, но, в соответствии со стандартом, всегда производит автодекремент/инкремент на 2 вне зависимости от разрядности операнда. ВМ2, насколько я помню, тоже допускает нечётный PC. ВМ3 -- это, насколько я понимаю, 11/34, и в соответствии с оригиналом на нечётном PC он трапается.
Ну регистры по этим адресам были сделаны микропрограммно, чисто для удобства пультового режима, чтобы быстро посмотреть с пульта, что в регистрах. Сталкивался с этим на СМ-4. Это потом уже ODT в пульт впихнули, и смысл в этом потерялся и регистры убрали. Так сказать сэкономили :)
1801ВМ3 - трапается :) Некоторые программы, криво писаные вылетали. Остался пережиток в виде адресуемого PSW.
Это устройство будет вынужденно генерить второй цикл шины...
Для начала - смотря что считать циклом. Если от Sync до Sync, то, например, есть блочный ПДП
И для завершения - у меня лежат две платы с 1801ВМ3, на которых стоит одна (1) микросхема ПЗУ с характеристикой 64кб x 8. Каждое слово проц читает за один цикл :)
- - - Добавлено - - -
Процессоры ведь строятся под шину...
Не надо путать шину (набор проводков) и протокол обмена по шине
Надо посмотреть на схемотехнику платы, как там сделано.
У меня есть некое подозрение, что всё это сделано посредством FPGA :)
Блочный режим - вещь классная ;)
Есть подозрение что и процессор так может, через кэш-память .
- - - Добавлено - - -
Протокол и шина они сделаны одно под другое. И я не слышал, что бы кто-то на конструктиве одной шины - запускал протокол другой ...
Просто овчинка выделки не стоит. Но вполне реально.
У меня есть некое подозрение, что всё это сделано посредством FPGA
Сделано на FPGA, но даже я это могу повторить на мелкологике :) В данном случае FPGA заменяет э... несколько простых микросхем :) Так что повторить такой фокус можно на чём угодно, но всё упрётся в быстродействие микросхем памяти :)
- - - Добавлено - - -
И я не слышал, что бы кто-то на конструктиве одной шины - запускал другую ...
Ещё раз - и шина и конструктив - это просто набор соединений. И если количество устраивает - можно сделать всё, что угодно. Но понятно, что речь не идёт о сценариях, когда начинают использовать протокол обмена. Типа - 580ый ВМ прикрутить к ПРОТОКОЛУ QBus. Тут уже нужна трансляция протоколов.
Вроде что-то было из контроллеров с ПДП на QBUS c 8080... Но деталей не помню :(
- - - Добавлено - - -
Были ещё средства крос-работы. Второй процессор ставили и DEC, 8080 и Z80... Даже платы с 8086. Варианты с 8080 и 8086 наши творчески скопировали.
Это только те, что я знаю... Вполне возможно, что было много, про что я не ведаю.
И доступ похоже по DMA был ... Ну во всяком случае 8086, так как эмулировалась XT с CGA. Отображался экран.
Но увы, я с таковым не сталкивался :( Что да как там сделано не ведаю... У меня только мои гнусные домыслы ;)
Что касается шины - как набора проводов, то не всякий протокол запустишь. Упрёшься в электрические параметры проводов.
Типа PCI-E 4.0 по проводке UNIBUS да ещё с расширителями шины каждые 17 метров(если не ошибаюсь конечно, мог и запамятовать) ... ;)
Хотя обратная задача вполне решаема :)
Из экзотики: видел к СМ-4 подключенный канал ввода-вывода ЕС.... Аж целая стойка была забита но не плотнячком :)
Протокол обмена по QBus не такой уж замороченный, так что - пуркуа бы и не па?
- - - Добавлено - - -
СМ1702 чего то там (или 1720) для Э85 :)
- - - Добавлено - - -
Ну регистры по этим адресам
Собираюсь прикрутить к PDP-2011 - так как это одно из отличий некоторых моделей от других, так что у меня, скажем SHO CONF в RT-11 показывает PDP-11/20 вместо PDP-11/05 из-зза этого :) Непорядок :)
Вроде что-то было из контроллеров с ПДП на QBUS c 8080... Но деталей не помню
Не моё. МС 2714. Что такое - не знаю. Вроде воронежский.
https://pic.maxiol.com/thumbs2/1638991634.1559558028.20190305093027.jpg (https://pic.maxiol.com/?v=1638991634.1559558028.20190305093027.jpg&dp=2)
- - - Добавлено - - -
СМ1702 чего то там (или 1720) для Э85
МС 1702.
Ещё был для ДВК МС 1686.
https://pic.maxiol.com/thumbs2/1638992024.1559558028.p0048.png (https://pic.maxiol.com/?v=1638992024.1559558028.p0048.png&dp=2)
МС 2714
Просматриваются 3 последовательных порта и крайне малое использование ламелей - подозреваю, что только питание
- - - Добавлено - - -
МС 1702.
Да, почти правильно вспомнил, всё время тянет на СМ (тяжёлое детство и деревянные игрушки, прибитые посреди комнаты :) ) вместо МС
Что такое
Полуплата терминала на ВГ75.
СОЗУ 4 Кбайт. ПЗУ 8 Кбайт + 2 Кбайт символы.
Разъемы - видео, клава МС7004, ЭВМ ИРПС .
Чем пожертвовали - вероятно, строчными буковками :confused:
- - - Добавлено - - -
Вроде что-то было из контроллеров с ПДП на QBUS c 8080... Но деталей не помню
КР580ВМ80А и куча КР537РУ10, для магнитофона Изот 5300, полуплата.
- - - Добавлено - - -
https://pic.maxiol.com/thumbs2/1639003694.531452144.img53005.jpg (https://pic.maxiol.com/?v=1639003694.531452144.img53005.jpg&dp=2)
https://www.tis.kz/cm53001.php
Адреса 176730 и 176732
Есть ли ПДП - нет данных.
Похоже, что оно :) Во всяком случае внешне... Но времени много прошло. Магнитофонный контроллер на "Электронике-60"
Полуплата терминала на ВГ75.
СОЗУ 4 Кбайт. ПЗУ 8 Кбайт + 2 Кбайт символы.
Чем пожертвовали - вероятно, строчными буковками :confused:
А почему же сразу пожертвовали строчными буковками? Символ 8x8 занимает 8 байт. 8*256 = 2048, как раз 2 КБ. Если знакоместо полностью занять символом, а 2 пустых пиксельных строчки генерировать внешне, то получается (8 + 2) * 25 = 250 экранных строк, как раз для СЕКАМовской 50/15625 развёртки нормально.
Благодарю всех за полезную информацию. Удивительно, что DEC эту тему так тщательно скрывала. Написали бы неопределенное поведение...
1801ВМ1 всегда выдаёт адрес, как есть. По стандарту шины младший бит используется только в транзакциях записи байта и только для указания, какой из двух байтов замаскировать. По нестандарту -- можно размещать слова понечётным адресам, и кое-кто этим пользуется. Кроме того, на тех PDP-11, где r0-r7 доступны по шине, они занимают адреса через единичку. 177770--177777.
Возвращаясь к ВМ1, он допускает нечётные PC и SP, но, в соответствии со стандартом, всегда производит автодекремент/инкремент на 2 вне зависимости от разрядности операнда. ВМ2, насколько я помню, тоже допускает нечётный PC. ВМ3 -- это, насколько я понимаю, 11/34, и в соответствии с оригиналом на нечётном PC он трапается.
Не понял, как можно размещать слова по нечетным адресам? Если будет обращение к слову на нечетном адресе, неужели его проц и возьмёт? Мне кажется, что скорее он возьмет слово с адреса на 1 меньшего...
Если правильно понял, то JMP @#1 на ВМ1 не трапнет, а исполнит JMP @#0?
Удивительно, что DEC эту тему так тщательно скрывала
RTFM
Не понял, как можно размещать слова по нечетным адресам?
Особенность архитектуры и внутренней реализации процессора.
Если нет сигнала WTBT, то процессор интерпретирует данные на шине как слово (по крайней мере 1801ВМ1 - точно, про все DECовские - утверждать не буду). И если некое устройство, умеет по чётным и нечётным адресам выдавать разные 16 битные слова, то и так и будет.
- - - Добавлено - - -
Если правильно понял, то JMP @#1 на ВМ1 не трапнет, а исполнит JMP @#0?
Для БКшек - да, потому что на них память, тоже выдаёт на шину всегда 16 битные слова по чётным адресам игнорируя мл.бит, а уже сам процессор выбирает, что ему надо - слово, мл.байт или ст. байт, в зависимости от комбинации сигналов WTBT и AD0 (адреса)
Да все DEC прежде всего словные 16-бит машины. Для чтения слова с нечётного адреса необходимо формирование второго цикла шины. Конечно, можно это в теории реализовать контроллером памяти...(по типу как сделано у Hunta, но там это сделано в целях экономии корпусов да места на плате и процессор об этом фокусе не подозревает :) )
Но сам процессор DEC рассчитан под шину естественно DEC :)
И этого фокуса понять не сможет...
Единственный процессор DEC c системой команд PDP-11 коий стоит особняком - T-11. Там шина принципиально другая. Однако с таковым я никогда по жизни не сталкивался.
- - - Добавлено - - -
Особенность архитектуры и внутренней реализации процессора.
Если нет сигнала WTBT, то процессор интерпретирует данные на шине как слово (по крайней мере 1801ВМ1 - точно, про все DECовские - утверждать не буду). И если некое устройство, умеет по чётным и нечётным адресам выдавать разные 16 битные слова, то и так и будет.
- - - Добавлено - - -
Для БКшек - да, потому что на них память, тоже выдаёт на шину всегда 16 битные слова по чётным адресам игнорируя мл.бит, а уже сам процессор выбирает, что ему надо - слово, мл.байт или ст. байт, в зависимости от комбинации сигналов WTBT и AD0 (адреса)
Немного не корректно....
Сигналы WTBT и AD0 формирует сам процессор или контроллер магистрали по сигналам процессора.
Других активных устройств на шине в классической БК нет(внешние контроллеры да модуль подключения 1801ВМ3 не считаем ).
И этого фокуса понять не сможет...
Если проц не трапает в словной операции по нечётному адресу и честно выдает при этом нулевой бит - соотвествующей организацией приёмной стороны я сделаю такой фокус и при этом проц ничего и не узнает. Но учитывая, что таких не трапающих процов у DEC раз-два и всё - получить распространение такой фокус не сможет.
коий стоит особняком - T-11. Там шина принципиально другая
У DEC есть процы, которые собраны на больших платах (то есть не микропроцессорные) - они сразу имеют выход на QBus или Unibus.
Есть процы, которые формально микропроцессорные (то есть - небольшое количество микросхем, образующих законченный процессор - типа LSI-11 (на 581)), F11 (1811)) - насколько я понимаю, там с процессоры выходит не совсем QBus - надо смотреть описание и схему - как то не задавался я таким вопросом.
И одно-микро-процессорные - навскидку - T11 и J11 (наши 1801, 1807, 1831).
За T11 (1807) ничего не скажу, но насколько я помню - там да, совсем не стандарт.
Наши 1801 - практически чистый QBus, насколько мне не изменяет память.
И наконец - J11 (1831) - и там тоже не QBus, хотя и ближе к нему, чем у (вроде как) T11. Но придётся прилично потрудиться, что бы из его сигналов сделать QBus (или Unibus)
- - - Добавлено - - -
Немного не корректно....
Там вообще в ответе какая то смесь операций чтения и записи
- - - Добавлено - - -
Ну и вспомним ещё одну шину DEC - CTI :)
Ну если на то пошло, то микропроцессор на прямки к QBus не подключить ... ;)
Нужны минимально драйверы шины(в простейшем случае) или контроллер магистрали(в более сложном).
В принципе контроллер магистрали можно рассматривать, как часть микропроцессорного комплекта :)
Ну шина DEC - CTI хотя и отличается от QBus, но процессоры F11 (1811) и J11 (1831) вполне работают как на DEC - CTI , так и QBus.
Ой, опять забыл про кросс-средства вполне работающие на этих шинах(с процессорами не от DEC).
Хотя если ещё учесть существование переходников на UNIBus, то можно ещё добавить эту шину ;)
Нужны минимально драйверы шины(в простейшем случае)
Речь шла, о том, когда с микропроцессора выходят не все (или вообще ни одного) сигнала QBus. Тот же J11 - там вообще слабо QBus пахнет - только AD достаточно инвертировать. А потом нужно будет сформировать и сигналы и протокол обмена по QBus. Не даром на проц платах на его основе стоят две здоровые блямбы.
А в случае, скажм, 1801ВМ3, есть сценарии, когда и без драйверов шины можно обойтись.
если обойтись без драйверов шины, то либо это будет не совсем QBUS(физически)...
или он просто не будет работать, а то и сгорит :(
Логически QBUS совместимая шина, звучать будет так ;)
Это и есть контроллер магистрали :)
И если некое устройство, умеет по чётным и нечётным адресам выдавать разные 16 битные слова, то и так и будет.То же и на ВМ2. Например, в УКНЦ так прицепили наш клон i8255 - КР580ВВ55, для организации интерфейса принтера. Правда, там выдаются 16-битные слова, у которых старшие 8 битов - нули, но не суть важно, процессор считает, что он получил 16-разрядное слово.
Непонятно, кстати, зачем это сделали - кто, спрашивается, мешал им использовать адресные биты 1 и 2 вместо 0 и 1 ? Сэкономили 2 слова в адресном пространстве страницы ввода-вывода? А зачем? Кому их там не хватает?
Единственный процессор DEC c системой команд PDP-11 коий стоит особняком - T-11. Там шина принципиально другая.
Почему никак не могут понять простой вещи - откуда процессор может знать через какую шину он работает ?
У DEC микропроцессоров "на ножках" - нет ни какой шины. И работают они - на любой, F11 и J11 на всех своих DEC_овских:
Qbus(16,18,22модификайиях), UNIbus, СTI, можно и самим придумать самые разные реализации шины или приспособить некоторые "чужие" шины для DEC микропроцессоров или сделать конверторы шин для процессоров, которые "на рассыпухе".
Что касается Зеленоградских 1801, то "Qbus на ножках" процессора и других микросхемах комплекта - сомнительное(и спорное) инженерное решение.
Я уже писал об этом и если кто хочет поспорить - давайте обсудим.
То же и на ВМ2. Например, в УКНЦ так прицепили наш клон i8255 - КР580ВВ55, для организации интерфейса принтера. Правда, там выдаются 16-битные слова, у которых старшие 8 битов - нули, но не суть важно, процессор считает, что он получил 16-разрядное слово.
Непонятно, кстати, зачем это сделали - кто, спрашивается, мешал им использовать адресные биты 1 и 2 вместо 0 и 1 ? Сэкономили 2 слова в адресном пространстве страницы ввода-вывода? А зачем? Кому их там не хватает?
Ну возможно надо было кому-то премию получить ;)
Оформили поди как рацпредложение :)
Но по большому счёту - это они зря. Не стандарт :(
И на перспективу, если менять на большой процессор(1801ВМ3), то всё переделывать.
- - - Добавлено - - -
Почему никак не могут понять простой вещи - откуда процессор может знать через какую шину он работает ?
У DEC микропроцессоров "на ножках" - нет ни какой шины. И работают они - на любой, F11 и J11 на всех своих DEC_овских:
Qbus(16,18,22модификайиях), UNIbus, СTI, можно и самим придумать самые разные реализации шины или приспособить некоторые "чужие" шины для DEC микропроцессоров или сделать конверторы шин для процессоров, которые "на рассыпухе".
Что касается Зеленоградских 1801, то "Qbus на ножках" процессора и других микросхемах комплекта - сомнительное(и спорное) инженерное решение.
Я уже писал об этом и если кто хочет поспорить - давайте обсудим.
Откуда узнать? Способы я полагаю, что придумать можно. RT11 вполне определяет, на каком компьютере и с какой шиной работает(правда не всегда верно, но ...)
По поводу логически совместимой шины QBUS на контактах процессора...
Согласно моим гнусным домыслам, разработчики пытались облегчить себе жизнь на перспективу. Платы одноплатных ЭВМ(на 1801), скажем так, весьма похожи. Какой-никакой, но стандарт... Если посмотреть на процессорные платы ДВК, то видно, что платы под 1801ВМ2 и 1801ВМ3 - похожи. Различие только в контроллере памяти и дополнительные адреса проброшены. Набор 1801ВП - одинаков(кроме памяти). КЦГД - использована стандартная 1801ВП-65.
Выпадают из этой идеологии учебные(УКНЦ) и бытовые(БК), но там всё решалось "чем проще и дешевле - тем лучше". Хотя некоторые наработки были утянуты в КЦГД(с УКНЦ видеоадаптер или наоборот??? не ведаю, что ранее было разработано, хотя КЦГД в массы пошёл после УКНЦ). Ещё было специсполнение, но я только про него слышал, но не видел.
Что касается отношения ко стандартам, в Зеленограде с этим были большие проблемы: пример - КМД с перемычками. И если бы не было внутреннего стандарта, то кто его знает, что они бы настрогали ;)
По поводу КМД - мне сдаётся, что на его основе можно было создать много всяких интересных контроллеров с прямым доступом к памяти, но ведь я про них не слыхал...
У Воронежа было проще в творчестве - копировали.
Qbus на ножках" процессора и других микросхемах комплекта - сомнительное(и спорное) инженерное решение.
Согласно моим гнусным домыслам, разработчики пытались облегчить себе жизнь на перспективу.
Сильно подозреваю, что наши таки да, просто облегчали себе жизнь, так как если на выходе проца уже стандарт протокола по шине, то окружение будет сильно проще. Конкретный пример - собрать плату на 1801ВМ3 (не вагон, конечно, но есть) или собрать плату на J11 - (аууу, где вы, родимые). В случае J11 придётся много чего (помимо шинников) лепить на рассыпухи или FPGA. А некоторые существующие решения для J11 - страдают кучей недостатков.
В случае DEC, подозреваю, это были некоторые эксперименты в попытке создать что то на заменуу QBus (или Unibus) или сделать более универсальный вариант под разные шину или то и другое. Поэтому такой расколбас. Но во времена J11 у них внезапно появился VAX и все эксперименты и поделки плавно переехали туда, а на PDP-11 тупо забили и закрыли.
Ну да... на первых VAX цвели пышным цветом UNIBUS, MASSBUS.
На microVAX QBUS.
Жалко наши в Зеленограде не успели в массы двинуть ПК-32(кажись) :(
Но опытные образцы были. Но делали сами.
Вроде бы они определялись даже как VAX, а не microVAX.
Воронежцы копировали microVAX, тоже опытные образцы.
Хотя позднее были выпущены кросс-платы под PC, но при этом их производительность была 1/3 VAX-7ХХ не помню точно какого :(
J-11 сделали таким, чтобы сделать сам процессор в кратчайшие сроки и с меньшими проблемами(краткосрочными) , но эти проблемы перекинули на разработчиков плат.
Видимо у разработчиков плат DEC были избыточные мощности ;) , в отличии от наших...
Жалко наши в Зеленограде не успели в массы двинуть ПК-32(кажись)
Но опытные образцы были. Но делали сами.
А нет ли какой-нибудь информации про них подробнее? А то до сих пор по нолям практически.
Вот тут я про них тему заводил https://zx-pk.ru/threads/32175-zelenogradskie-pk-16-i-pk-32.html
Воронежцы копировали microVAX, тоже опытные образцы.
Не только опытные. МС 0104 и 0107 выпускались промышленно. И если очень захотеть, платы от них можно достать. Вон, недавно М10 на барахолке успешно продался.
А зеленоградских плат на 1839 серии по сети ходит три фотки из музея Ангстрема и и одна на клеёнке 2011 года.
MASSBUS.
MASSBUS (так же как и FASTBUS) - это специфические шины, они - не аналог UNIBUS и QBUS :)
В 1992 я был на Кванте и там рекламные листочки по ПК-32 лежали. Я спросил у местных, по поводу.
Ответили, что типа есть опытные образцы и всё пока...
По моему скромному, сугубо частному мнению, при выпуске процессоров было много брака. Годные отдавались на спецпреминение.
Потом, когда ситуация изменилась, брака стало меньше, на спецприменение тоже стало надо менее...
Поезд ушёл :(
Часть процессоров всплыло в платках на шину ISA. Вставив такую платку в PC AT и установив некоторые программы получался компьютер в 1/3 VAX.
Об этом услышал в начале 90-х.
Потом встречал упоминания в интернете. Читал утверждение, что якобы был даже контроллер дисков разработан, который DU.
Хотя я полагал тогда, что в отличие от ДВК минимально, только платой процессора.
Тут ещё надо добавить проблему с ОЗУ. Надо было брать импорт, а это цену задирало...
Вот и все мои основные познания по данному вопросу :(
Мне самому всё это интересно узнать...
Как ПК-32 был сделан? Какая была производительность?
По фоткам на ссылке видно, что они сделаны ещё в СССР. Почему? Роботроны на них. Но роботроны медленные :(
После 1989 в поставках были принтеры другие, D-100M, всякие прочие эпсоносовместимые, и даже сами эпсоны. Тогда же ввели инверсию сигналов ИРПР, переименовав в ИРПР-М. В поставках ДВК так же включались специальные драйвера под эти принтеры, так как с кириллицей на них было плохо.
Вот Роботроны печатали без проблем КОИ-7.
В эсонсовместимых - всё было печальнее. Кириллицы могло вообще не быть, либо они предназначались для РС(хорошо, если альтернативная кодировка).
То есть если надо было от принтера что-то более, чем печать простого текста, были проблемы. По сему приходилось несколько драйверов принтеров держать на все случаи жизни. С перекодировкой(и какой) и без, с передачей прямой и инверсный(изменялась переключателем на плате, а так же переключателем на некоторых моделях принтеров)....
shattered
01.11.2025, 13:51
Например, в УКНЦ так прицепили наш клон i8255 - КР580ВВ55, для организации интерфейса принтера.
и еще:
БК -- IDE (ATA) интерфейс в контроллерах Альтпро (в самарских обошлись без этого)
Неон -- часы 512ВИ1 (mc146818)
ПК-32
А какой смысл его вообще было делать ?
shattered
01.11.2025, 16:43
Как пишут в соседней теме (https://zx-pk.ru/threads/32175-zelenogradskie-pk-16-i-pk-32.html) -- для CAD
В 80—90-х гг. для разработки БИС и ЭВМ в Минэлектронпроме ис-
пользовались собственные САПР. Они работали на ЭВМ VAX-11/750
фирмы DEC и ее клоне «Электроника-82». В 1989 г. в НИИНЦ начал-
ся проект создания их архитектурного аналога — «Электроника НЦ-
ИРС-32»
я имел ввиду - зачем было делать, если были Воронежские и ваксы и мкроваксы и СМ.
Powered by vBulletin® Version 4.2.5 Copyright © 2025 vBulletin Solutions, Inc. All rights reserved. Перевод: zCarot