Цель проекта -- для начала сделать качественный ВМ2 процессор в fpga, в дальнейшем расширить до УКНЦ и может до ДВК/Э60.
Сюда буду сбрасывать новости о прогрессе -- пока немного -- но важные :
отладил машину состояния для каждого цикла шины QBUS.
по документациям совпадает с ВМ2
