ULA для серого 128 +2, вопросы.

Итак, друзья, успешно закончился этап прототипирования R-ULA, схемы замещения ULA 128 / +2 серый.
Мой компьютер полностью работоспособен.
Теперь группирую все материалы здесь:
Вложение 62659Вложение 62660Вложение 62661
Схема, сборочный чертёж, перечень компонентов, прошивка:
Вложение 62662
Вложение 62663
Вложение 62664
Вложение 62665
Перечень исправлений и переходник для USB blaster
Вложение 62666
Вложение 62667
Вложение 62668
================================================== ===============
Теперь нужно развести финальную версию платы, с исправленными ошибками и учетом пожеланий.

Итак, с памятью разобрался.
Вкратце может кому интересно:
----------------------------
ULA[15:14], область
----------------------------
0 0, ПЗУ задержек нет
0 1, Экран и нечётные банки, медленная память
1 0, Четные банки, быстрая память
1 1, Такая комбинация не формируется.
Сделано так, чтобы сохранить схему ULA 48K

Однако, следующий вопрос:
Сигналы с ULA, R, G, B, SYNC уходят через 75 ом на разъёмы, где нагружаются опять таки на 75 ом.
При I = 0, R G B дополнительно нагружаются на 75 ом делителя.
Это дает ток, по грубой оценке 5 / (75+75) = 33 мА, при I = 1
И 5 / (75 + 32,5) = 44мА, при I = 0
Интересно, рассчитывали ULA на такую нагрузку?
А вот EPM7128 имеет максимально допустимый ток 25 мА и она не выдержит.
Посоветуйте микросхему буфера, минимум на 5 линий (RGBI+SYNC), можно с инверсией,
но в маленьком (скажем SO-14) корпусе.
Я присмотрел 74ACT04SC, https://www.chipdip.ru/product/74act04sc
Максимально допустимый ток 50мА на 1 вывод.
Но может есть лучший выбор?

- - - Добавлено - - -

Пока получается так.
Ссылка на папку с диаграммами ниже.

Таблица временных соотношений доступа ULA к DRAM (nS)
Параметр- симуляция / паспортное
T column setup tASC -17 / -10
T row address hold tRAH 19 / 20
RAS to CAS delay tRDC 37 / 30-50
RAS precharge tRP 140 / 100
CAS precharge tCP 82 / 60
CAS pulse width tCAS 193 / 100 - 10000
RAS hold time tRSH 102 / 100
Column address hold tCAH tCAS+49 / 45

Цитата:

---

Сообщение от Копейкин

Однако, следующий вопрос:
Сигналы с ULA, R, G, B, SYNC уходят через 75 ом на разъёмы, где нагружаются опять таки на 75 ом.
При I = 0, R G B дополнительно нагружаются на 75 ом делителя.
Это дает ток, по грубой оценке 5 / (75+75) = 33 мА, при I = 1
И 5 / (75 + 32,5) = 44мА, при I = 0
Интересно, рассчитывали ULA на такую нагрузку?
А вот EPM7128 имеет максимально допустимый ток 25 мА и она не выдержит.
Посоветуйте микросхему буфера, минимум на 5 линий (RGBI+SYNC), можно с инверсией,
но в маленьком (скажем SO-14) корпусе.
Я присмотрел 74ACT04SC, https://www.chipdip.ru/product/74act04sc
Максимально допустимый ток 50мА на 1 вывод.
Но может есть лучший выбор?

---

Может лучше транзисторы поставить ?
Они немного места займут.

----Может лучше транзисторы поставить ?
Я вот уже тоже о транзисторах думаю.
Т.к. ток через выводы питания 74ACT04 тоже ограничен 50 мА. :(

В этой папке будут лежать диаграммы, для обсуждения

https://drive.google.com/drive/folde...3M?usp=sharing

1) ras_cas_tv.gif - диаграммы опроса видеопамяти, времянки темой выше
2) iorq_tv.gif - задержка тактовой частоты, при обращении к портам ULA.

Развел платку.
Выводы решил делать из штыревой линейки, угловой, 2мм.
Они узкие, не разобьют панельку, но припаивать придётся поштучно.
Можно наломав, воткнуть в панельку, и припаять уже точно зафиксированные.
Припаивать с нижней стороны на площадки.
Кто-нибудь видит явные нестыковки?

Цитата:

---

Сообщение от Копейкин

Развел платку.
Выводы решил делать из штыревой линейки, угловой, 2мм.
Они узкие, не разобьют панельку, но припаивать придётся поштучно.
Можно наломав, воткнуть в панельку, и припаять уже точно зафиксированные.
Припаивать с нижней стороны на площадки.
Кто-нибудь видит явные нестыковки?

---

Может быть у кого-нибудь есть SLAM-128 ?
Посмотреть как там выводы сделаны.

В NEBULA кстати штыревая линейка на 2,54, толщина обычная, но контакты короче.
Но там сквозные отверстия.

Так как Вы предлагаете - не технологично, если один экземпляр делать - может и не страшно, а если несколько, слишком много работы.
Надо что-то другое придумать. Хотя какую линейку ставить это уже дело вкуса, плата же позволит ставит и 2,54 ?

А JTAG стандартный лучше убрать, надо сделать 5-шт. разъем, как можно меньшего размера или вообще просто контакты.
Прошивать все равно один раз при изготовлении.

Надо чтобы размер платы был как можно ближе к размеру оригинальной ULA.

Плата имеет площадки с шагом 2,54.
Однако, если поставить штыревые линейки со сквозными отверстиями, то плис между рядами не помещается.
Ставить ее рядом тоже не хочется, т.к. площадь платы удваивается, вот и решил поверхностным монтажом сделать.

Про jtag нужно прикинуть, мой программатор питание выходных буферов от платы берет, поэтому 6 проводов будет.
Но зато 1-рядный раз'ем почти 10мм в высоту позволит сократить, да.

Цитата:

---

Сообщение от Копейкин

Выводы решил делать из штыревой линейки, угловой, 2мм.
Они узкие, не разобьют панельку, но припаивать придётся поштучно.

---

Не знаю, большинство таких платок сделаны с обычными линейкам 2,54 и вроде ничего не разбивается. К тому же её не надо каждый день вынимать, один раз поставил и забыл.

Молодец, надо дать отпор буржуйским СЛАМам, и ещё надо 48ю запилить.