LEN2PENT: как доработать тайминги ?

"Сказка про велосипед" или "изобретение белого бычка". Это вроде бы уже много раз было, я пытался найти решение среди готовых, но те, что находил - не совсем полноценны.
А интерес в том, чтоб из Ленинграда-1 сделать машину для демок, совместимую по таймингам с пентагоном. Цель, скорее, академическая - ибо демо-пентагонов в том или ином виде у нас у всех навалом. Но хочется разобраться и получить не "что-то близкое", а точно повторяющее.

Итак, ленинград-1 128к, кварц 14,0 Мгц, включение счетчика D4 - выв.1,9,15 - GND, выв.10 - +5v; счетчик D5 - выв.9 - GND.
Память 41256, /WAIT отключен.
В таком виде имеем 320 строк и 71680 тактов/INT - уже почти пентагон.
Вложение 74872

Пытался переключать INT (вход на C2) на сигнал /КС (кадровый синхроимпульс), получается начало INT примерно по концу КС, как у фирменной машины, но это не то, что нам надо. Полистал темы на предмет доработок INT, например, эту, нашел там вариант формирователя INT на триггере ТМ2 по подобию Скорпиона, где INT начинается по началу кадрового синхроимпульса, а заканчивается по активному уровню /H6.
Вложение 74875

Попробовал реализовать его на остатках имеющейся в ленине ПЛИСки epm3032 вот таким образом:
Вложение 74876
Сигнал INT с инверсного выхода триггера еще раз инвертируем на DD1.6 (подключаем к выв.13 DD1) - это чтобы не резать дорожки. Можно, конечно, с прямого выхода сразу процессору сигнал отдать.
Инвертор на тактовом входе триггера нужен для переключения именно по фронту начала КС (назовем это "началом", чтобы не путаться между передним и задним фронтом у инверсного сигнала). В результате имеем очередное очень близкое "почти":

Вложение 74873Вложение 74874

Но глядя в демки обнаруживается, что начало INT запаздывает на ~17 знакомест (или на 136 пиксельных интервалов или на 68 тактов).
Вложение 74877Вложение 74878

В связи с чем вопрос: что его задерживает, ведь нет же никаких RC-цепочек ? Или у ленинграда КС чем-то сдвинут ? Ткните носом, где я ошибаюсь, pls.

И второй вопрос: если действительно задерживается и это какая-то особенность ленинграда, может можно формировать INT в следующем кадре ? Т.е. ловить начало КС, отсчитывать нужное число тактов (хоть пиксельклока, хоть другого, менее частого сигнала) и формировать начало и конце INT в совершенно точный момент времени ? (как это сделано у всех CPLD-клонов, но там свои счетчики).
У ПЛИСки после схемы расширения памяти и нескольких корректировок дешифрации осталось 5 свободных ног и 20 макроячеек - вроде должно хватить на достаточно большой по разрядности счетчик и схемы контроля.
Такой велосипед уже кто-то изобретал ? К чему лучше привязаться и как посчитать моменты начала/конца INT ?

Я делал INT самым простым способом (и не очень правильным) из документа LENTOPEN2. В общем-то всё получилось но это аналоговая схема требует точного подбора номиналов и зависит от питающего напряжения. Подсказать что-то по вашей схеме не могу но может будет полезна информация из документа "Доработка INT Pentagon" (сохранял откуда-то с форума).
И доработку BORDER-а брал из схемы Leningrad-2012.

Теория:
https://hype.retroscene.org/blog/773.html

Цитата:

---

Сообщение от valerium

Но глядя в демки обнаруживается, что начало INT запаздывает на ~17 знакомест (или на 136 пиксельных интервалов или на 68 тактов).
Вложение 74877Вложение 74878

В связи с чем вопрос: что его задерживает, ведь нет же никаких RC-цепочек ? Или у ленинграда КС чем-то сдвинут ? Ткните носом, где я ошибаюсь, pls.

---

да, сдвинут.
http://sksb3.no-ip.org:8085/lenin_ks.png
сверху - /SS, в середине - /BS, внизу - /KS

кадровый синхроимпульс формируется из сигнала /BS, поэтому начинается не в начале ТВ строки, а в начале графической строки, после бордера.
можно попробовать перекинуть 5 ногу D5 с 5 ноги D8 на инвертированный /KS (свободные инверторы вроде есть)

глючу. инвертированный /SS разумеется...

Цитата:

---

И второй вопрос: если действительно задерживается и это какая-то особенность ленинграда, может можно формировать INT в следующем кадре ? Т.е. ловить начало КС, отсчитывать нужное число тактов (хоть пиксельклока, хоть другого, менее частого сигнала) и формировать начало и конце INT в совершенно точный момент времени ? (как это сделано у всех CPLD-клонов, но там свои счетчики).
У ПЛИСки после схемы расширения памяти и нескольких корректировок дешифрации осталось 5 свободных ног и 20 макроячеек - вроде должно хватить на достаточно большой по разрядности счетчик и схемы контроля.
Такой велосипед уже кто-то изобретал ? К чему лучше привязаться и как посчитать моменты начала/конца INT ?

---

изобретал и на аналоговых схемах (2шт. 155АГ1) - не понравилось, плавает от температуры.
на плиске можно наверно - если ресурсов хатит...

Цитата:

---

Сообщение от П321

Я делал INT самым простым способом (и не очень правильным) из документа LENTOPEN2.

---

В len2pen2.pdf есть некая "схема VAV" с реистором, где номинал указан как "н10" - это что означает ?
Я правильно понимаю, тут главная фишка в переключении 5D5 (вход +1) с прямого /БС на инверсный, чтоб D5 переключался раньше и КС формировался раньше. А потом его RC-цепочками надо задержать. Собственно это примерно то, что я хотел, плюс еще Serg6845 показал это осциллограммами

Цитата:

---

Сообщение от Serg6845

да, сдвинут.
кадровый синхроимпульс формируется из сигнала /BS, поэтому начинается не в начале ТВ строки, а в начале графической строки, после бордера.
можно попробовать перекинуть 5 ногу D5 с 5 ноги D8 на инвертированный /KS (свободные инверторы вроде есть)

глючу. инвертированный /SS разумеется...

---

Serg6845, или все-так на инвертированный /БС, как предложено выше ?

У меня еще такие мысли по поводу цифрового варианта: если то, что видим "на глаз" (задержка КС на 68 тактов H0) действительно так, то можно 17-разрядным счетчиком, тактированным по H0, на 71680-68=71612 (или 71611 ? считаем с нуля) такте включать /INT - тут мы должны попасть в начало телевизионной строк, а на 71679 выключать (и выполнять сброс счетчика). Либо то же самое по H2 и вчетверо короче (счетчик уже 15-разрядный). "Жирно" по железу, но если засунуть в простаивающую часть ПЛИСки, то вроде и не страшно ).
Если разбег в несколько тактов останется, его можно дошлифовать условиями формирования INT.
Жизнеспособно, как думаете ?

И как можно по схеме точнее посчитать время сдвижки /КС ? В тактах сигналов H*, желательно. Я как ни силился, только запутал сам себя (

Цитата:

---

Сообщение от valerium

В len2pen2.pdf есть некая "схема VAV" с реистором, где номинал указан как "н10" - это что означает ?

---

100пф

Цитата:

---

Сообщение от valerium

Serg6845, или все-так на инвертированный /БС, как предложено выше ?

---

вот сижу играюсь. можно и так, но тогда int слишком рано приходит. надо задерживать.

Цитата:

---

Сообщение от valerium

У меня еще такие мысли по поводу цифрового варианта: если то, что видим "на глаз" (задержка КС на 68 тактов H0) действительно так, то можно 17-разрядным счетчиком, тактированным по H0, на 71680-68=71612 (или 71611 ? считаем с нуля) такте включать /INT - тут мы должны попасть в начало телевизионной строк, а на 71679 выключать (и выполнять сброс счетчика). Либо то же самое по H2 и вчетверо короче (счетчик уже 15-разрядный). "Жирно" по железу, но если засунуть в простаивающую часть ПЛИСки, то вроде и не страшно ).
Если разбег в несколько тактов останется, его можно дошлифовать условиями формирования INT.
Жизнеспособно, как думаете ?

И как можно по схеме точнее посчитать время сдвижки /КС ? В тактах сигналов H*, желательно. Я как ни силился, только запутал сам себя (

---

у меня пока ближе всего к идеалу (по демке Rage) получилось вот так (5 нога D5 - на инверсном /BS):

http://sksb3.no-ip.org:8085/lenin_int.png

вся схема запускается по /КС, значение счетчика, выставленное на элементе and4 - активирует int, значение на and6 - деактивирует. можно добавить разрядов счетчика и взять вместо h1 например h0, вобщем есть с чем поиграть...

по поводу задержки - считать лень, можно просто вбить кусок схемы в тот же квартус и смоделировать...

Цитата:

---

Сообщение от Serg6845

100пф

---

...было бы, если б это был конденсатор, а не резистор ))

Цитата:

---

Сообщение от valerium

...было бы, если б это был конденсатор, а не резистор ))

---

в том месте резистор как-то смысла не имеет... кондюк мелкий от звона - еще может быть.

- - - Добавлено - - -

Цитата:

---

Сообщение от valerium

...было бы, если б это был конденсатор, а не резистор ))

---

в том месте резистор как-то смысла не имеет... кондюк мелкий от звона - еще может быть.


хотя разве что 100 Ом - тогда к10, ошибка распознавания. но в таком случае верхний резистор не нужен.

Цитата:

---

Сообщение от Serg6845

у меня пока ближе всего к идеалу (по демке Rage) получилось вот так (5 нога D5 - на инверсном /BS):

http://sksb3.no-ip.org:8085/lenin_int.png

вся схема запускается по /КС, значение счетчика, выставленное на элементе and4 - активирует int, значение на and6 - деактивирует. можно добавить разрядов счетчика и взять вместо h1 например h0, вобщем есть с чем поиграть...

---

Этот вариант попытался понять, но он требует столько ног на сигналы с выходов от всех счетчиков, что их в моей ситуации просто неоткуда взять.
Прикинул модуль счетчика со сбросом, счетчик пока 17-разрядный, тактируется от H0 (3,5МГц). Сбрасывается по активному /КС, точнее счет начинается только с момента, когда /КС становится неактивным (=1).
Здесь 71612 - это кол-во тактов от нашего задержанного кадрового синхроимпульса до момента генерации INT следующего кадра,
из него вычитается 3584 такта самого кадрового импульса, т.к. счетчик во время его активности не будет увеличиваться;
а выключение активного INT (здесь он прямой) выполняется через 36 тактов (или правильная длительность 32 ?).

CLK - тактовая 3,5МГц
nKS - это /KS
INT - это соот-но INT

Код:

---

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity INT_GEN is
  port
  (
      CLK                    : in  std_logic;
      nKS                    : in  std_logic;
      INT                    : out  std_logic
  );
end INT_GEN;

architecture RTL of INT_GEN is
  signal COUNTER : integer range 0 to 71680;
begin
 
  process (CLK, nKS)
  begin
    if (rising_edge(CLK)) then 
 
        if (COUNTER < 71680) then 
            COUNTER <= COUNTER + 1;
        end if;

        if (COUNTER = 71612-3584) then 
            INT <= '1';
        end if;

        if (COUNTER = 71612-3584+36) then 
            INT <= '0';
        end if;

        if (nKS = '0') then
          COUNTER <= 0;
        end if;

    end if;
  end process;             

end architecture;

---

Компилируется в 18 макроячеек,добавил модуль в проект и создал "блок" на BDF для его подключения - остатка ПЛИСки вполне хватает.
Но паять и проверять сегодня некогда, это отложим на следующий раз.

Цитата:

---

Сообщение от valerium

Этот вариант попытался понять, но он требует столько ног на сигналы с выходов от всех счетчиков, что их в моей ситуации просто неоткуда взять.

---

откуда? этот вариант требует ровно два сигнала - /KS (он у меня называется vs) и h1. все остальные - формируются непосредственно в схеме. ну и на всякий случай - zero=gnd, one=vcc.

Цитата:

---

Сообщение от valerium

Прикинул модуль счетчика со сбросом, счетчик пока 17-разрядный, тактируется от H0 (3,5МГц). Сбрасывается по активному /КС, точнее счет начинается только с момента, когда /КС становится неактивным (=1).
Здесь 71612 - это кол-во тактов от нашего задержанного кадрового синхроимпульса до момента генерации INT следующего кадра,
из него вычитается 3584 такта самого кадрового импульса, т.к. счетчик во время его активности не будет увеличиваться;
а выключение активного INT (здесь он прямой) выполняется через 36 тактов (или правильная длительность 32 ?).

CLK - тактовая 3,5МГц
nKS - это /KS
INT - это соот-но INT


Компилируется в 18 макроячеек,добавил модуль в проект и создал "блок" на BDF для его подключения - остатка ПЛИСки вполне хватает.
Но паять и проверять сегодня некогда, это отложим на следующий раз.

---

работать будет, а потом захочется еще что-нибудь впихнуть - а места нету... вот как у меня - запихал speccyboot, BDI, 256k, divmmc - а kempston mouse уже не лезет... порядка 10 ячеек не хватает.