Цифровая археология: 1801 и все-все-все

Цитата:

---

Сообщение от Saar

Не могли бы рассказать о том как ВП1-037 тормозит процессор?

---

Сам еще во всех подробностях не разобрался. Если без подробностей - то 037 работает циклами по 4 такта частоты 6МГц. Каждый второй цикл отдается на чтение видеопамяти. Вроде бы даже в то время когда изображение не выводится (гашение и синхронизация). Бит короткого экрана просто выводит нулевые данные в нижних 3/4 экрана, на сканирование памяти не влияет. Оставшийся каждый второй 4-тактный цикл может быть отдан процессору, если он успел выставить запрос. Вопрос, к какому моменту уже должен быть запрос и когда принимается решение выполнить цикл доступа для процессора - пока открытый.

- - - Добавлено - - -

Цитата:

---

Сообщение от alex904

Opencores - это хорошо, но я не понял, а там есть некое подобие version control и wiki? Или все сваливается на странице проекта автором без всякой системы?

---

Да, там есть SVN (я к нему привыкший по работе), и некоторая структура страничек тоже присутствует. В архиве проекта есть файлик readme.txt, там краткое описание моделей, а также история проекта. Про запуск моделей в ModelSim добавлю в него информацию.

Vslav,
судя по демонструшкам, где используется задержка при выводе на экран, реальный процессор почти в два раза медленнее работает чем получается в моем эмуляторе, где пока он не тормозится.

- - - Добавлено - - -

Цитата:

---

Сообщение от Vslav

Сам еще во всех подробностях не разобрался.

---

означает ли это что Verilog модель не до конца протестирована?

Цитата:

---

Сообщение от Saar

означает ли это что Verilog модель не до конца протестирована?

---

Процессорная модель - до конца, по краней мере, по ней открытых вопросов нет. Модель 037 - просто промежуточный итог для моделирования. Схема там простая и достоверная, надо просто осмыслить как оно работает.

Цитата:

---

Сообщение от Titus

За него огромное спасибо преподавателю Бауманки Ю.Н.Жигулевцеву!

---

Оказывается есть и упоминание в журнале на тему распознавания речи.

Журнал- читать стр.78-82

.

В новом релизе адаптера МПИ абстрактная модель поведения процессоров 1810ВМ1А и 1801ВМ1Г ( объект MPI_1801VM1 ) совпадает с поведением последней CPP-версии модели Qsync ( объект MPI_1801VM1_Verilog ) с точностью до половины такта.

Цитата:

---

Сообщение от MiX

Оказывается есть и упоминание в журнале на тему распознавания речи.

Журнал- читать стр.78-82

---

Это наш журнал, мы его выпускали, когда я работал с этими товарищами в распознавании речи)
Вернее, они выпускали журнал, а я с ними работал, в сам журнал ничего не писал.

Цитата:

---

Сообщение от Vslav

Сам еще во всех подробностях не разобрался. Вопрос, к какому моменту уже должен быть запрос и когда принимается решение выполнить цикл доступа для процессора - пока открытый.

---

А что мешает просто добавить исходник модели ВП1-037 в реализацию ( например ) модели памяти проекта Qsync ?

Titus, Спасибо за информацию. И всё таки 2 вопроса остаются открытыми.
1)Распиновка 1801ВЕ1, лучше конечно полное описание.
2)Схема в описании Электроника НЦ-8001 не отсканировалась (видны только фрагменты)
Если пересканируете схему, вопрос о распиновки ВЕ1 отпадет.

Цитата:

---

Сообщение от MiX

Titus, Спасибо за информацию. И всё таки 2 вопроса остаются открытыми.
1)Распиновка 1801ВЕ1, лучше конечно полное описание.
2)Схема в описании Электроника НЦ-8001 не отсканировалась (видны только фрагменты)
Если пересканируете схему, вопрос о распиновки ВЕ1 отпадет.

---

Если буду в Бауманке, то сфоткаю на телефон схему, если она там есть. Но это не в ближайшие времена, возможно.

Цитата:

---

Сообщение от Patron

А что мешает просто добавить исходник модели ВП1-037 в реализацию ( например ) модели памяти проекта Qsync ?

---

Модели Xsync служат всего лишь для тестирования процессорного модуля, это тестбенчи и отнюдь не полноценные проекты. Добавление модели 037 влечет за собой добавление модели динамической памяти, дополнительных регистров и прочего, что совершенно излишне для отладки собственно процессора. В проекте 037 есть свой тестбенч для моделирования, в нем можно задать нужные обращения, не связываясь с программой процессора и прочим. Я совершенно не возражаю (и даже приветствую), если кто-то сделает свой проект для совместного моделирования ВМ1 и 037. Мне в данный момент интереснее закончить контроллер SDRAM и универсальный (с хорошим заделом на ДВК с КЦГД) настраиваемый видеоконтроллер на его базе, чтобы получить первую версию реплики БК. Как будет готово - можно будет уточнить подробности 037 и задержки остальных компонентов в БК для наилучшей имитации. Также уже можно будет погонять демки и тесты потактового исполнения команд, чтобы сравнить с реальной БК - это такое относительно невремязатратное тестирование, сразу даст понять насколько наша реплика близко подошла к оригиналу.