да, делал ровно по твоей доке. это было бы круто, мне осталось только его и проверить, что бы быть уверенным что основные части работают как положено:v2_thumb: (anisky(a)tut.by)Цитата:
Сообщение от ewgeny7
Вид для печати
да, делал ровно по твоей доке. это было бы круто, мне осталось только его и проверить, что бы быть уверенным что основные части работают как положено:v2_thumb: (anisky(a)tut.by)Цитата:
Сообщение от ewgeny7
Вот файлик для примера (рабочая прошивка Орион-2009). Чип - EP1C3T100
Открывать в программаторе Квартуса.
подскажите пожалуйста а бы ла ли пятая часть http://www.zx.pk.ru/showpost.php?p=179392&postcount=39 - формирование и вывод изображения .
небыло. но освоив предыдущее, несложно сделать пятую часть самому (проверено лично :) )Цитата:
Сообщение от sergey2b
Скажите как можно оценить размер PLD разного типа если в характеристиках указан обьем в разных единицах. Вот например в CPLD обьем указан в macrocell-ах, в FPGA Altera в LE, а в FPGA Xillinx в gate-ах. Можно ли хотябы примерно эти величины пересчитать в количество элементов 2И-НЕ (как базового 7400 элемента)?
MCELL и LE+Тригер можно очень приблежонно считать как 20шт 2И-НЕ
Гораздо надежней подбирать нужный размер под синтезируемый исходник
В Altere все в macrocells: 32/64/128 или в logic elements : 2910 (Cyclone1). В Xilinxе не знаю. Как-то никогда несоотносил количество логических элементов (таких как И/НЕ) и макроячеек. Может они и взимосвязаны. Смотрел конечный результат компиляции и все.Цитата:
Сообщение от bigral
У CPLD просто перевожу количество попугаев в тригеры (из которых собсно и состоят всякие регистры и т.п.), довольно точно получается прикинуть чего влезет . По FPGA нужно монускрипты смотреть чегу у каких разновидностей в мелкоячейки напихано . Проще просто проэкт откомпилить под конкретную матрицу и посмотреть сколько попугаев захавано .
Прикупил USB-BLASTER-RUS и юзаю, однако, ByteBlasterMV раза в 3 быстрее будет.
Так и должно быть?
А с оригинальным Альтеровским USB-Blaster скорость какая?
А тебе не пофиг? Все равно за 10 секунд шьёт...
Это вопрос флеймовый.Цитата:
Сообщение от fifan
А меня интересует техническая сторона.
Технически - медленней по определению. Это касается и проггеров под USB для Атмелей.Цитата:
Сообщение от IanPo
aSPECT
поправил все косяки что обнаружил во время зборки, добавил немного описания что где и куда сувать :).Позже выложу и фотки как оно выглядит.
адрес в подписе.
Вопрос про программирование FPGA( в частности, Циклон1):
1) где хранить прошивку(чтоб не пропадала после отключения питания)?
2) есть ли спец ПЗУ, чтобы можно было заливать прошивку через JTAG в FPGA и в ПЗУ?
3) где можно посмотреть реальные схемы (есть только схема Pentagon 2.666, но там непонятно)?
Прошивки можно хранить в специальном КонфПЗУ (типа EPCS), можно в подключенном микроконтроллере, можно во внешнем обычном ПЗУ (если слепить к нему загрузчик из микроконтроллера или CPLD).
проще всего использовать конфПЗУ. К нему ничего дополнительно не надо.
Цепляется оно не через JTAG, а через спецвыводы конфигурирования ПЛИС, ЖТАГ остается свободным. Прошивается конфПЗУ через ЖТАГ самой альтеры "паровозиком" :)
Схема подключения болтается в этой теме.
100000 перезаписей.Цитата:
Сообщение от IanPo
Для небольшого циклона, например EPCS1 или EPCS4. Я пользуюсь как раз единичкой в комплекте с циклоном EP1C3T.
Я параллельно искал и в описании на Циклон нашел подключение конфПЗУ.
Там оно на что-то вешается, называется все это Active Serial Configuration Mode - это оно?
На картинке 10-контактный разъем, это, видимо, не JTAG?
Я уже приводил здесь ссылку на пояснения подключения Циклонов и конфигПЗУ от ewgeny7, но видно народу лень читать тему от начала до конца или пользоваться поиском. :dizzy_mad_old: Привожу ссылку на файл, который лежит на моём сайте. Берите пока ссылка не пустая...:v2_unsur:Цитата:
Сообщение от ewgeny7
http://www.newretropc.ru/for_out/altera.rar
Вот сцылко: http://www.zx.pk.ru/showpost.php?p=179221&postcount=38
Там всё расписано русским по белому, со скриншотами из Квартуса.
Я делал свои девайсы по этой схеме.
Всем спасибо, с Циклонами разобрался.
Надо такую прикупить и сбацать что-нить для Феникса :)
скачал последний t80 softcore Z80, а что нужно грузить из всего этого не догоняю.
подскажите как и что нужно правильно грузить, чтоб потом это скомпилить.
Лучше всего учиться смотря на примеры :)Цитата:
Сообщение от aniSKY
Полистай мой проект: http://www.zx.pk.ru/showpost.php?p=259313&postcount=594
---------- Post added at 12:48 ---------- Previous post was at 12:45 ----------
В VHDL требуется для подключения Т80 добавить два блока -
component и port map. Один найдешь вверху головного модуля, второй - внизу.
---------- Post added at 12:51 ---------- Previous post was at 12:48 ----------
Component описывает сам подключаемый модуль, его входы/выходы (как будто описываешь словами микросхему Z80).
Port map описывает КУДА ты подключаешь его выводы. Для того указываешь физические связи его "ног" с сигналами в головном проекте.
Ну а для сравнения возможностей devboard-ов можно пользоваться соотношением типа:Цитата:
Сообщение от ZEK
10 MCELL ~ 17 LE ~ 180 eq. gates ?
Только укажи - для каких конфигураций ячеек ты давал эти данные. чтобы можно было пересчитать в случае если ячейка имеет немного другое содержимое ( ну типа там - другое количество тригкров или другая конфигурация логической ячейки) тогда можно будет составить табличку весьма и весьма полезную.
Это был вопрос к знающим людям. А возник вопрос потому что например часто в прайсах можно найти чип с указанным "обьемом логики" для xillinx в одних а для altera в других (причем разных) единицах. А то что с чем люди сталкиваются в жизни совсем заводит в тупик - один пишет что 500 000 gates на spartan 3e занимает minimig а у других легко влезает в 18000LEЦитата:
Сообщение от balu_dark
аха - тогда сорри . я принял твои слова за утверждение. нет времени - так можно бы было изучить у каких серий какое устройство ячейки. и потом взять условно проект триггера и какого нибудь дешифратора(или мультиплексора) и откомпилить записав данные о количестве использованных ресурсов. а потом составить табличку.
один и тот же проект с одинаковой оптимизацией?Цитата:
один пишет что 500 000 gates на spartan 3e занимает minimig а у других легко влезает в 18000LE
скорее всего про LE речь шла про платы DE1 DE2 на альтере но в той реализации ко всему еще встроены софткоре z80 и m68000. поэтому не реально сравнить. а гейты это скорее всего либо И либо ИЛИ элементы.
Нет конечно, если бы речь шла об одном и том же софте (от Алтеры например) то и единицы были бы явно те же самые. В этом конкретном случает речь шла об AlteraDE1 (обьем в LE) и каким-то там бордом на Xilinx Spartan-3E 1200K gates (обьем в gates).Цитата:
Сообщение от andrews
Но как я понял маркетинг, различие самих технологий и различие оптимизаторов в софте разработчика делает сравнение разных ПЛИС между собой очень сложной задачей.
К нашему счастью для спектрума подходят даже самые слабые ПЛИС-ы так что можно брать ту что "новее+дешевле" и все тут, особо не вдаваясь в подробности.
А вот чтоб заменить в своей разработке микроконтроллеры как class... тут уже надо знать какие реально доступны функции и за какие $$$.
вот случайно наткнулся на такую табличку:
http://biakom.com/altera/comparing/xilinx -вы это имеете ввиду?
тут еще есть сравнение с другими фирмами:
http://biakom.com/altera/comparing/
авось это то что ищеццо.... :)
чегото я про Виаком - забыл :) с другой стороны сравнение не на все серии чипов и так как Виаком диллер Altera возможны кое где преуменьшения конкурентов. А вообще очень много зависит от среды ибо новые версии того же Quartus компилят несколько больший код чем старые версии его же ( вспомните Speccy2007 прошивка которого не влезала в 7128 если компилировали 9й версией среды.).
Судя по этим таблицам 1LE (Altera) ~ 50...60 eq. gates (Xillinx)! Кто-то может подтвердить?Цитата:
Сообщение от aniSKY
можно ли использовать такую вот схемку (взята с zxevo) как видеовыход для Циклона 1-го и подрубать его как к ТВ так и к монику?
ну только строки с кадрами надо через элемент ЛП5 соеденить - и вполне можно.
Ситуация такая:
выход EPM7064S (5 Вольт) как-то странно выдает 0 и Z:
Делаю конвертер VGA типа как у zst, выход такой же с подтягиваением
яркости. Вот кусок прошивки:
if (sI3 = '0') then
oI_VGA <= "000";
else
oI_VGA <= "ZZZ";
end if;
Короче ZZZ не действует (яркость всегда темная). Если сделать 111 вместо ZZZ, то яркость работает.
Какие резисторы поставил? Может надо попробовать установить потенциометер и эксперементально выставить нужную яркость (с последующей заменой на постоянный резистор)?Цитата:
Сообщение от IanPo
На RGB по 150 Ом. На I 270 Ом.
Я вывожу на Фениксе тест Menu+F10. Если 0 и Z, то вижу по одной широкой полосе каждого из восьми цветов. Если 0 и 1, то вижу по две узких, т.е. яркость работает. Попробую заменить на переменник.Цитата:
Сообщение от bigral
Почему бы не поставить такие же номиналы, как в SPECCY2007?Цитата:
Сообщение от IanPo
По 330 на RGB и по 470 на яркость.
Я номиналы рассчитывал, чтобы 0.7 в было на 75 Ом.Цитата:
Сообщение от zst
Попробую поменять, но фишка, имхо, не в этом.
Я делал яркость oI_VGA <= "000" постоянно и менял на "ZZZ" тоже постоянно - яркость картинки такая же. Вот что меня смущает сильно. А ставлю "111" - опа, яркость пошла. Исходники скопировал твои, из первой версии. Пробовал OPNDRN и map задавать, все компилируется, а результата нет.