Давно искал описание контроллера К1801ВЕ1.
И нашел - здесь.
Источник.
Вид для печати
На схеме ошибку нашел, на H35.6 A9 должен приходить прямой, не инверсный. А в верилоговской модели все правильно тут.
(выявил в процессе изучения, при каких обстоятельствах окно ОЗУ 1776XX открыто)
И по результатам изучения, не могу сформулировать простую логику работы DCLO для этой ВПшки. Ну то есть она простая сама по себе, но нет простого человеческого смысла у этой логики.
Логика:
1. Активный (низкий на ножке) DCLO, и только он, запрещает открытие окна ОЗУ 17776XX.
2. Активный DCLO вместе с активным RSEL (оба низкие на ножках) сбрасывают счетчик, отсчитывающий таймаут регенерации.
Препятствия для формирования простого человеческого смысла:
1. При активном DCLO процессор и так стоит, зачем ему запрещать доступ к окну?
2. Опять же, процессор стоит, кто может выставить активный RSEL? Ну и, нафига сбрасывать, если он и так в режиме свободного счета?
Почему? RAM разве не назначена на 177600-177677? При этом A15-A7 должны быть в единице, A6 - нулевой. H35 сформирует активный низкий именно при единичном A9 (и нулевом ~A9).
Сложно сказать точно, можно предположить что это защита от переходных процессов на шине в момент сброса процессора.
Как вариант - привод счетчика в исходное состояние в целях тестирования. Вне системы, конечно, на стенде. Хотя, возможно просто рудимент остался от какого-то промежуточного варианта.
Да, точно .. Глаз замылился. Сначала по верилогу рисовал в логических элементах, карандашом перенес не nA9, а как будто A9, уж потом заметил разницу со схемой. И почему-то решил, что получившееся 1766XX это правильно, хотя знал, что 1776XX. Глюк-с. :)
С окном 1776XX было бы логичнее поступить, закрыв его при обоих нулевых битах 2 и 3 в SEL1. Была надежда, что из "user моды" процессора ОЗУ там не видно, но оно есть. Ну и ладно, назовем это окно служебной областью режима останова, без сохранения состояния. Каждый вход в HALT - словно никогда там раньше и не были.
По смещению 177674 ВМ1 сохраняет текущие PC/PSW при исключениях, переводящих его в пультовой режим. Судя по микропрограмме 3-й бит в 177716 (режим пульта) устанавливается ДО сохранения, поэтому можно было бы эту память сделать недоступной.
Интересно, возможно ли вложение исключений HALT. А то адрес 177674 фиксирован, это не организация в виде стека.
Update: временный документ, добавлена глава по блоку прерываний и исключений 1801ВМ1
Есть такая тема
Не-а, но с удовольствием пообщался бы с теми кто там работал. Они и сейчас декларируют что могут 1810ВМ86 изготовить, хорошо бы шаблоны и/или документацию выпросить. Также, возможно, и на 580ВМ1 что-то сохранилось.