Попробуй прошивку, самое быстрое что смог собрать на бесплатной версии, можно будет на платной еще ручками растравить lcell, но думаю разница будет незначительная.
Максимальная задержка от A[0:7] + IORQn к IORQGE сейчас 10.2нс, типичная 9.2нс.
В общем если будет булькать то проблема скорее всего в иголках из за того что cpld значительно шустрее мелкой логики.
Можно будет попытаться избавится.
Цитата:
Сообщение от ZEK
Думаю тут не совсем в задержке дело. Попробуй привязать в логику полные сигналы доступа. Например если идет запис в 77 или 57, добавь туда сигнал чтения и наоборот. В свое время я долго мусолил, почему у меня не идет нормально чтение в AY. А я ведь тоже дешифратор на CPLD собирал. Это первый вариант.
Второй вариант, это убрать из формирователя IORGE сигнал IORQ, WR, RD.
Останется только адрес - он возникает раньше и по любому опередит все страждующие устройства.
c 57 и 77 проблем нет.Цитата:
Сообщение от Mick
IORGE формируется исключительно из адреса и IORQ, IORQ не выбросить так как это не сигнал блокировки IORQ а сама цепочка IORQЦитата:
Сообщение от Mick
Он пропускает IORQ для всех адресов кроме xx57 и xx77
Скорее всего проблема в дешифраторе портов в GS. На адресные входы дешифратора нельзя заводить WR или RD, а в GS на А1 ИД7 приходит WR. Если сигнал IORQ идет с задержкой (CPLD + цепочка ЛЛ1), то WR снимется раньше, чем IORQ, и на выходе дешифратора будет ложное срабатывание.
Blade, может пропустить wr через парочку логических цепочек?
---------- Post added at 19:05 ---------- Previous post was at 18:31 ----------
ZEK, залил прошивку - так же
Ничего подобного, во многих компах сигнал WR заведен на дешифратор. У меня в Фениксе например тоже такой подход есть.Цитата:
Сообщение от Blade
---------- Post added at 20:34 ---------- Previous post was at 20:31 ----------
Ну для эксперимента ты сделай его без IORQ. А выбор непосредственно регистров 57 и 77 там оставь. Тут смысл попробовать обмануть следующие за ни устройства. Ты полюбому опередишь их, так как адрес выставляется раньше.Цитата:
Сообщение от ZEK
И что будет если сигнал WR снимется раньше IORQ (а если плата стоит в дальнем слоте, то так и будет)? На выходе дешифратора после сигнала записи порта пройдет сигнал чтения этого же порта. В GS при записи в порт B3 возникает ложное чтение порта B3. А при чтении B3 сбрасывается 7 бит GSSTAT и GS теряет записанный байт.Цитата:
Сообщение от Mick
И получиться всегда IORQ на слоте и дальше будет 0 и только когда на шине адреса появляются xx57, xx77 (всеравно обращение к памяти или портам) будет подыматься в 1Цитата:
Сообщение от Mick
---------- Post added at 20:13 ---------- Previous post was at 20:11 ----------
средствами cpld можно подрезать при записи iorq, при чтении не стоит - скорее всего боком выйдетЦитата:
Сообщение от ZEK
Два вопроса по теме:
1. В ГС на 12МГц нормально будет работать ПЗУ 27С256-15 (150нс)?
2. Преобразователь -5В. Пойдёт ли ему на пользу (максимально приблизить к -5В) использование в качестве VD17 и VD18 диодов Шоттки (BAT41, к примеру) или германиевых Д9?
SoftFelix, на 12,00мгц отлично работает,лично проверял.
статистика по разгону 12,14,16 - работает отлично с пзу 45н.18,00 мгц работает,но стартует не всегда.
---------- Post added at 21:01 ---------- Previous post was at 20:54 ----------
на 20,00 мгц совсем не заводится ,на 24,000 работает на 3-й гармонике 8,00 мгц. :).
Так,что нужно искать кварц на 16,500 и будет стабильный разгон.
Хотя 20 не заводиться из-за памяти расширения,там навесной монтаж - сплошная антенна.возможно серия 1533 дает о себе знать и нужно уходить на импорт с большим быстродействием