Вид для печати
А предельный разгон и потенциал схемы проверить можно. Теста один х нет. Даже в приметиве сбойная ячейка памяти может сильно загрубить результаты теста. Память придется брать шуструю с запасом. Если поэтапно читать флаги, писать в память, а дальше сравнивать, то объемный тест возможет.Цитата:
Сообщение от heroy
ramdoctor, test4.30, tact0.1, ....Цитата:
Сообщение от Пётр
ключевые слова "описанном случае"Цитата:
Сообщение от Пётр
А если код операции двухбайтный ??Цитата:
Сообщение от Пётр
Не будет видно это тебе не винда и т.п. задачи по завершению возложеных на нихфункций в спячку не падают, единственое но это программы завязаные на INT они проц останавливают, так все равно у тебя между 2 соседними прерыраниями разница в количестве исполненых инструкций может и на 2 порядка различаться.Цитата:
Сообщение от Пётр
А если тест писать то что там писать?? и о какой оптимизации идет речь я тебе напишу тест который будет процесор на 100 загружать на 50МГц проце и на 1% на 3,5Мгц. Какие ты выводы сделаеш? Что стоит все на 3,5 МГц пускать?
Разные коды, желательно все, хотя бы типы. Почему именно двубайтовые, и однобайтовые и дву и тре и четыреХ, а еще цикличные. М1 приходит не для каждого байта, а с выборкой следующей команды.Цитата:
Сообщение от heroy
Во, пиши на 100%. На 1% сомнительно, даже холостые нагружают..Цитата:
Сообщение от heroy
Так что, напишешь? :v2_finge:
Это тесты под SOS, а у меня только ППЗУ голая. :v2_conf2:Цитата:
Сообщение от The Exploited
Элементарно щитаю примерно колво тактов между 2 прерываниями если больше определенного числа то запускаю какую нить nop в цикле иначе запрещаю прерывания и делаю HALTЦитата:
Сообщение от Пётр
Покажи мне 4 байтный код операции, а для 2 байтных КОДОВ ОПЕРАЦИЙ М1 генериться для КАЖДОГО байта КОДА ОПЕРАЦИИЦитата:
Сообщение от Пётр
Есть и такие, т.е. расширенные, правда для расширеных CB, ED, DD и FD вырабатывается ещё один цикл M1. В обычном режиме команда извлекается за 4ре такта, а вот дальше картина меняется. Вайты, запись, чтение - тоже хавают такты.Цитата:
Сообщение от heroy
Погрешность на подтверждении прерывания ~50, но можно вычесть IORQ.
Если пойти дальше, то на основании этого можно определить на каких режимах тряется производительность, привязавшись к тактовой и подсчитав полезные и потеряные такты в зависимости от того кто дернет процессор.
Все схемы отладки процессорных устройств построены именно по этому принципу. В одном, описаном в "радиолюбителе", есть возможность пошаговой и поцикличной отладки девайсов на Z80. Завязывается ясно на что. В дальнейшем, можно повесить многоканальный анализатор с парой десятков каналов и дергать уже с хорошей скоростью, данные заносить в эксел, там же и анализировать.
з.ы. Кстати, тут мелькала фраза о тактировании eZ80, т.е. операции за один такт читаются? Странно, значит я плохо дайташит смотрел.
Покажи, как выглядит ассемблерный код.Цитата:
Сообщение от heroy
Ну аут полный, ты же любитель Z80 проца ты что даже асемблер в зачаточном состоянии не знаеш?? Там команд 30 а то и меньше.Цитата:
Сообщение от Пётр
Не выдумывайЦитата:
Сообщение от Пётр
Значит у тебя большая проблема отделить цикл INTA от двух байтного кода операции?Цитата:
Сообщение от Пётр
Да в каждом радиолюбительском журнале гдк публиковалась схема саморобного компа там же обязательно расказывалось как проц для отладки пошагово запустить.Цитата:
Сообщение от Пётр
Точно сначала делаем лабораторию что бы НАСА завидовала а потом при помощит 20т оборудования начинаем проц пошагово пускать :)Цитата:
Сообщение от Пётр