Скорости загрузки в ОЗУ

можно подумать про:
"LD HL,data16 - 10 тактов
PUSH HL - 11 тактов"
возможно и без паяльника ...

Цитата:

---

Сообщение от БК-0010

а 8237

---

двевне, медленно, тяжело достать микрухи которые на 7мгц будут пахать

использование микросхем дма - не наш путь :)

Цитата:

---

Сообщение от ZEK

а что арму сил не хватит генерить шинные циклы Z80 ?

---

это был сарказм

Цитата:

---

Сообщение от ASDT

между CPU и ОЗУ, и смотря какая схема ...

---

так push hl для перебора адресов только?
в любом случае изврат извратный, никому не нужный, ответственно заявляю:)

Цитата:

---

Сообщение от ZEK

двевне, медленно, тяжело достать микрухи которые на 7мгц будут пахать

---

всё относительно :) , c Z80DMA ещё хуже, да к тому же дороже.
..блиттер - слишком узкоприменимо, т.к. самопальщина.. и в конце концов - загони 8237 в FPGA и включай хоть на 100MHz :)

"в любом случае изврат извратный, никому не нужный, ответственно заявляю"
возможно ...
но это не требует дма микросхем, дает высокую скорость загрузки ...

Цитата:

---

Сообщение от БК-0010

и в конце концов - загони 8237 в FPGA и включай хоть на 100MHz

---

зачем fpga если можно avr/pic/arm/cpld надо всего лишь генерить циклы, записи а это простая fsm ток вопрос как правильней что бы прозрачный доступ работал
4т - типа m1
3т+3т - запись

или что то среднее 5т смесь m1+цикл записи в память, или вообще забить

эмуляция push будет вроде как быстрее и получится все теже 600кб/сек от
ASDT, но совместимость 100%

fpga/avr/pic/arm/cpld - это всё не православно :)

Ну вроде как на NeoGS прикрутили DMA (в ПЛИСЕ). Аж мультик 16 показывали(на форуме ссылка пролетала).

Цитата:

---

Сообщение от ASDT

это всё не православно

---

резать тож не вмасть
можно среднее - трешка сдвиговых регистров (ир12 что бы имело вес) немного логики