Деление/умножение

"Note: SLIA stands for semi-documented instruction Shift Left Inverted Arithmetic (operation codes 30h..37h prefixed by CBh, DDh CBh or EDh CBh) also known as SLL (Shift Left Logical). It shifts register to the left and sets the less significant bit to 1."

Примечание: SLIA означает полудокументированную команду Сдвиг влево инвертированный арифметический (коды #30..#37 с приставками #CB, #DD #CB, #FD #CB) также известной как SLI(Сдвиг Влево Инвертированный). Она сдвигает регистр влево и устанавливает наименее значащий бит в 1.

Две опечатки неточности: EDh <- #FD ; SLL <- SLI - прим. перев.

Добавлено через 2 минуты
По управлению портов, в том числе и по вашему вопросу с подробной иллюстрацией и комментом, отлично есть в "ZX Spectrum и TR-DOS для пользователей и программистов". Добрая душа сравнительно недавно передала его на вышеупомянутый сайт, в раздел литературы. Сам вот только полгода назад научился работать со страницами по первым главам этой книги, потому и рекламирую ;)

Добавлено через 7 минут
Блин, там гдюк на гдюке.

Ту процедуру с SLIA почитал... ну не может рез-т в D получиться. Надо как минимум jr nc, $+4 вместо $+3!

Добавлено...

Причем во многих процедурах, или я совсем уже отупел к полуночи, плз :v2_cry: , проверьте меня...

правильней будет не "наименее значащий бит" - а младший (нулевой)...

Точно, а то у меня какой-то дословный перевод... :)

Цитата:

Сообщение от Vitamin

http://zxdocs.fatal.ru/coding/math.zip

Искал алгоритм поразрядного деления, и случайно наткнулся на этот шедевр:

Код:

2.4 Classic 24-bit / 8-bit Unsigned Input: HLD = Dividend, E = Divisor, A = 0 Output: HLD = Result, A = Remainder slia d ; unroll 24 times add hl,hl ; ... rla ; ... sub e ; ... jr nc,$+3 ; ... add a,e ; ... dec d ; ...

Может кто-то обьяснит, куда девалась проверка флага переноса после rla? Или я просто много хочу на ночь глядя? В процедуре деления, где делимое равно или меньше делителя, эта проверка не нужна, т.к. разрядность рабочего регистра остатка больше или равна числу сдвигов. В случае же, когда разрядность делителя меньше делимого, эта проверка требуется, иначе деление на число >= $80 приведет к глюку.

Цитата:

Сообщение от Titus

Код:

2.4 Classic 24-bit / 8-bit Unsigned Input: HLD = Dividend, E = Divisor, A = 0 Output: HLD = Result, A = Remainder slia d ; unroll 24 times add hl,hl ; ... rla ; ... sub e ; ... jr nc,$+3 ; ... add a,e ; ... dec d ; ...

Может кто-то обьяснит, куда девалась проверка флага переноса после rla? Или я просто много хочу на ночь глядя? В процедуре деления, где делимое равно или меньше делителя, эта проверка не нужна, т.к. разрядность рабочего регистра остатка больше или равна числу сдвигов. В случае же, когда разрядность делителя меньше делимого, эта проверка требуется, иначе деление на число >= $80 приведет к глюку.

В самом деле, возможен глюк при делении на число >$80 (не всегда). Значит ошибка в алгоритме. Надо же! А ведь я столько времени пользовался похожим алгоритмом, который тоже не проверяет перенос после сдвига рабочего регистра остатка.

Когда делитель >$80, а в рабочем регистре остатка хранится число >=$80, но меньше делителя, то пробное вычитание окажется неуспешным, а на следующем проходе цикла рабочий регистр остатка будет сдвинут влево, т.е. там образуется число >=$100. Однако 8-разрядный аккумулятор не может хранить такое число, и старший разряд попадет во флаг C.

В такой ситуации пробное вычитание должно обязательно быть успешным, т.к. $100>$FF (максимальное значение делителя). Однако поскольку старший разряд, находящийся во флаге C, данным алгоритмом не учитывается, то пробное вычитание снова окажется неуспешным. В результате в частное и в рабочий регистр остатка попадет неверная информация, делающая дальнейшую работу алгоритма ошибочной.

Еще одна ошибка приведенного алгоритма - это то, что нужно применять ADC HL,HL, а не ADD HL,HL.

---

Вот вариация без недокументированных команд и чуть быстрее (на одну команду в цикле):

Код:

2.4 Classic 24-bit / 8-bit Unsigned Input: HLD = Dividend, A = Divisor Output: HLD = Result, A = Remainder neg ld e,a xor a rl d ; unroll 24 times adс hl,hl ; ... rla ; ... add a,e ; ... jr c,$+3 ; ... sub e ; ...

Цитата:

Сообщение от Barmaley_m

В самом деле, возможен глюк при делении на число >$80 (не всегда). Значит ошибка в алгоритме. Надо же! А ведь я столько времени пользовался похожим алгоритмом, который тоже не проверяет перенос после сдвига рабочего регистра остатка.

Когда делитель >$80, а в рабочем регистре остатка хранится число >=$80, но меньше делителя, то пробное вычитание окажется неуспешным, а на следующем проходе цикла рабочий регистр остатка будет сдвинут влево, т.е. там образуется число >=$100. Однако 8-разрядный аккумулятор не может хранить такое число, и старший разряд попадет во флаг C.

В такой ситуации пробное вычитание должно обязательно быть успешным, т.к. $100>$FF (максимальное значение делителя). Однако поскольку старший разряд, находящийся во флаге C, данным алгоритмом не учитывается, то пробное вычитание снова окажется неуспешным. В результате в частное и в рабочий регистр остатка попадет неверная информация, делающая дальнейшую работу алгоритма ошибочной.

Совершенно верно. Что самое интересное, в приведенном документе все алгоритмы деления, у которых разрядность делителя меньше делимого, будет данный глюк. Возможно, автор взял за основу самый первый алгоритм, где делитель равнялся делимому, и на основе него настругал более разрядные, но не подумал, что может быть переполнение регистра остатка.

Пусть меня навсегда забанят из этого форума, но вы #$%^*@е извращенцы, все кто тут отписался... в _плохом_ смысле слова...

Mat1sha, жжош:v2_lol:

Цитата:

Сообщение от Mat1sha

Пусть меня навсегда забанят из этого форума, но вы #$%^*@е извращенцы, все кто тут отписался... в _плохом_ смысле слова...

Это почему это извращенцы?:v2_blink:

Mat1sha, ты зачем в программирование лезешь?