Вид для печати
Спасибо за информацию, будет над чем в командировке :( в свободное время подумать. Ну думаю попробовать поразмылить над 128Кб реализацией, у ней хоть стандарт какой то есть. Так что если и что надумаю, опять же гипотетически, то схему кину не раньше сентября. :(
Вот здесь http://www.womoteam.de/Hardware/ZX_S...ltplane_0.html лежит схема на SRAM.
Вопрос по прилагаемой схеме :
1. регенерацию в схеме производит процессор используя микросхемы 74HCT670 на шыне даных насколько ето надежный вариант ( может и не успеть если загрузить работой з винчестером )
2. Где найти описание 74HCT670 ( 1533ИР26)
Ищи тут: http://www.inp.nsk.su/~kozak/ttl/ttlh97.htmЦитата:
Сообщение от pbogdan
И надумал. :)Цитата:
Сообщение от Mick
Вот накидал еще одну схему на статической RAM UT621024(128Кх8).
Если время будет надо попробовать надругаться над своим ZX-777,
так сказать, проверить схему практически.
Микруху эту купил в "Чипе и Дипе" за 120 руб когда возвращался из командировки.
Там в позициях была еще AS7C4098(256Кх16) по цене 140 (блин 512К - в одной микрухе),
но в наличии, увы, не оказалась.
Буду рад услышать замечания от знатоков Speccy.
Сигнал WE мне явно не нравится - ошибка! В твоей схеме элемент D6.2 будет выдавать сигнал инверсный WE и в любом случае память окажется подключеной к шине данных. Так или иначе, либо память будет гадить на шину данных, либо любой бред будет записываться в память.
На W/R (вывод 29) надо подавать сумму по "0" (элемент ИЛИ) сигналов MREQ, WR и выборки сегментов памяти #4000-#FFFF. А на 0E сумму по "0" сигналов MREQ, RD и также выборки сегментов памяти #4000-#FFFF. Или на W/R - WR, на 0E - RD, на CS0 (вывод 22) MREQ, а на CS1 (вывод 30) сигналы A14 и A15 объединенные элементом ЛЛ1 (детектор сегментов #4000-#FFFF). Если понадобится подменять ПЗУ на нулевую банку ОЗУ, то схему управления надо будет усложнить.
Тогда облом с видео получится. Сигнал WE/ он берется уже готовый с записи/чтения WE/ DRAM компа, т.е. мы только заменяем DRAM и мультиплексоры. Ведь в DRAMе спекки нет сигнала CS.Цитата:
Сообщение от spensor
Если учесть, что на схеме показана только часть диспетчера памяти,Цитата:
Сообщение от spensor
и на выходе не шина данных Z80, а промежуточная шина MD0..MD7,
то можно сделать и так как у Mick, только правильно
сформировать сигнал WE (разрешение записи).
Это было бы так, если бы память работала только с процессором,Цитата:
Сообщение от spensor
для видео-контроллера память всегда должна быть выбрана и находится в режиме чтения.
Надо еще учесть что в нулевой странице Z80 находится ПЗУ, куда некоторые программы
(в частности встроенный Basic) пытаются писать.
Давай определимся - это модернизация готового Спека с целью выбросить РУшки или создание чего-то нового.Цитата:
Сообщение от Mick
Если первое, тогда на W/R можно подавать /WE, а 0E вообще посадить на GND. Проблема с засорением шины данных отпадет, поскольку в реальной схеме обычно стоит буферный элемент на ИР22/ИР23, который пропускает данные только при чтении памяти.
Да, теперь я ошибся. Ну тогда остается по Н1 коммутировать сигналы 0E, CS0 и CS1 (если H1=0, то сигналы подаем как я сказал ранее, а если H1=1, то 0E=CS0="0",CS1="1").Цитата:
Сообщение от caro
Вот именно! Тут показана схема как бы доработки существующего Speccy, а не разработка нового. И все сигналы берутся готовыми с платы. Может придется что то и изменить, но это надо смотеть конкретную модель Speccy. ;)Цитата:
Сообщение от caro
Схема -доработка уже имющегося Speccy. Сигнал OE - сажать на землю нельзя из-за конфликта шины данных при записи и чтении. Тут возможно не хватает буферного элемента типа АП6(может вместо ИР22/ИР23 на реальном компе), чтобы развязать реальную шину данных D0...D7 проца и MD0...MD7 памяти.Цитата:
Сообщение от spensor
Даже если разрабатывать новый - по твоим рекомендациям - с видео будет облом. Оно должно быть всегда выбрано и находится в режиме чтения, как сказал выше Caro!
Не вместо а вместе.Цитата:
Сообщение от Mick
Такой буфер ставится и при установке DRAM с обьединенной шиной данных.
Признаю свои ошибки - уже исправил.Цитата:
Сообщение от Mick
Да в принципе так оно и есть. Надо было сразу нарисовать буфера, тогда наверно понятнее было. Хотя если разрабатывать новый по моему можно все таки обойтись одной АП6 (она же двунаправленная).Цитата:
Сообщение от caro
И в дополнение вышесказанному. Вот другая схема.
Тут, вчера лоханулся на схеме(предыдущее письмо). Не так сформировал запись в ОЗУ. Вот схема, на которой вроде бы правильно???. Если не так поправьте. Все таки интересно SRAM подключить. А то уже достал свой ZX-777 и с хищным взглядом, с паяльником в руках его разглядываю :) .Цитата:
Сообщение от Mick
Попробую поправить, что-то мне в ней не нравится :)Цитата:
Сообщение от Mick
В частности выборка ROM без учета /RD.
В принципе можно сигналы CSROM/ и RD/ пропустить через элемент ЛЛ1, например DD11.3. Это скорее логически правильно. А если так оставить, то от записи в ПЗУ, страшного я так думаю не произойдет :|.Цитата:
Сообщение от caro
Можно также обойтись и без DD11.3: CSROM/ подадим на вход CS микросхемы ROM, а RD/ на вход OE.
Будет конфликт на ШД. Но работать будет :-)
Да он будет, но к сбоем и глюкам не приведет. В ПЗУ все равно записать не возможно. ;)Цитата:
Сообщение от AlexCrush
Известно, что ПЗУ будет греться. По идее это приведет к ее быстрейшему старению. Хотя конечно можно оставить и так - Пентагон128 так работает 15 лет и нареканий особых нет.Цитата:
Сообщение от Mick
А кто знает, где есть в ПЗУ фрагменты кода которые пишут в 0000-3FFF?
Во первых стековый калькулятор пытается писать в первые 5 байт 0-ой страницы.Цитата:
Сообщение от spensor
Во-вторых скроллинг экрана верхние 8 строк экранного ОЗУ переписывает в 0-ю страницу.
Любой конфликт ни к чему хорошему не ведет :)Цитата:
Сообщение от Mick
И мне еще не нравится сигнал /WR подаваемый на АП6.
Скорее здесь должен быть /WE.
Хорошо, с выбором ПЗУ мы разобрались. Схема обращения к ПЗУ будет работать, но с конфликтами. Посему есть два простых решения, которые описаны выше. ;)Цитата:
Сообщение от caro
А на счет АП6 здесь подразумевается конфликт с видео, я так понимаю. Запись в ОЗУ возможна только пи H1 =0. Да так буде логичнее. :o
Но вопрос в том, что АП6 можно использовать для развязки шин данных, обходясь при этом без ИР22?
Режим работы с ОЗУ синхронный, боюсь без ИР22 не обойтись.Цитата:
Сообщение от Mick
Кстати из этих же соображений рекомендую при формировании
/WE брать не /WR, а инверсный /RD.
Особенно это актуально при работе в режиме TURBO.
Да без ИРки похоже не обойтись, H1 =1 и читаем уже не из нужного места, а из видео. Так и здесь разобрались. Тогда вместо АП6 можно запендюрить АП5 (только в режиме записи), а на чтение нужно тогда ИР22(23) и схему ее защелкивания. Да, блин, все как оно получается :confused:.Цитата:
Сообщение от caro
Инверсный RD/ я так понимаю, для увеличения времени записи в ОЗУ.
Вот неоторое время назад дошли у меня "лапы" до попытки реализации своей гипотетической схемы. Первый результат - облом - гад не заработал. Короче говоря спустя некоторое время, пришлось нарисовать времянки реала на динамике. Получил с КП11 по схеме ZX-777 можно заставить работать без дополнительной доработки (разумется кроме замены рушек и мультиплексоров) только режим обращения проца ( там сигнал WE/ на память надо пропустить через ИЛИ с H0) - с видео облом. Инфа обновляется по RAS/ - в результате на экране черт знает что, а проги работают. Короче подумал - и заменил КП11 на КП13 и тактирую RASом. Вуаля и все заработало. Облом один - статика похоже битая only 64кБ - наверное убил пока паял или что-то забыл.
Схему если кому интересно выложу чуть позже, когдазаработает и страничная облась.
Ура, все заработало - все полные 128 Кб. Вот схема замены динамики на статику для ZX-777. Возможно она подойдет и ко всем компам, с аналогичной архитектурой.
Може кому и пригодится данная схема - 100% рабочая - проверена мной :) .
P.S. Чуть далее смотреть необходимые изменения для повышения стабильности работы.
Продолжаю издеваться на компом - отрезал WAIT ( в смысле на нем всегда теперь "1"). Пока работает без проблем. Хотя на что это повлияло и как это проверить я пока не знаю.
Тестами количество тактов померяй. Заодно и стабильность шины выяснишь. Может еще что-то интересное узнаешь.Цитата:
Сообщение от Mick
А кто нить авторитетным тестиком кинется? Интересно же.Цитата:
Сообщение от spensor
Вот если бы ты сумел исправить количество тактов в строке. ;)Цитата:
Сообщение от Mick
лет 8 - 10 я воевал со счетчиками в ZX777, но так и не исправил энтот досадный баг.......
Что имеем: 15,5*8 + 11,5 *8 или 216 тактов в строке
Что хотим иметь: 224 такта в строке
Решение:
(224 - 15,5*8)/8 или 12,5 тактов. То есть надо сделать, так что бы второй счетчик (D58) считал на «1» больше, то есть предустанавливался на «1» меньше, чем есть сейчас. Для этого можно его вывод 15 вместо +5В завести на «землю».
Все бы хорошо, но где «вылезут» лишние 8 тактов (слева, справа, или посередине экрана), сразу не скажу. Так что если есть возможность, то попробуйте. По результатам будем думать дальше.
Mick - дерзай!!! я за своим на шкаф полез и упал с него!!! :sleep: Обиделся на шкаф и полезу на него не раньше чем через неделю, когда нога заживет...... :( :(Цитата:
Сообщение от Conan
Надо будет опробывать, ну где там мой паяльник :) .Цитата:
Сообщение от Conan
А теперь о грусном:
Вот откопал демонстрашку "ILLUSION". На ней тогда машина тормозила. Запустил без WAITa - прошла успешно. А вот на "7 Reality" упала - похоже шина все таки нестабильна :( .
Надо думать дальше.
Попробовал синхра слетела напрочь. Экран слетел в диагональ справа налево.Цитата:
Сообщение от Conan
Продолжил исследования: WAIT оказался не причем. Написал короткую прогу проверка страниц - что то с 7 страницей(улетает зараза после переключения), поспешил однако обозвать 100% (наверно где то ляпсус навернул).
После непродолжительного рисование и мозгового штурма пришел к заключению.
Старшие адреса MMA6, MMA7 и EA16 прежде чем зафиксироваться в мультиплексорах проходят обработку через мультиплексор DD40(страничный). В результате этого нестабильно работали страницы (обращение к C000h процессором). Чтобы выйти из этой ситуации было два пути: либо чуть задержать RAS/; либо сместить тактовую частоту процессора вперед. Я пошел по второму пути.
Получилась некоторая доработка. Результаты меня обрадовали. Демонстрашки перестали улетать. От WAITа я отказался. И еще побочный эффект. На телеке GoldStar, на котором я смотрю результаты своих творений, перестала срываться синронизация - картинка теперь держится стабильно.
Вот схема необходимых изменений для стабильности статики.
Извиняюсь за задержку с ответом, на работе предновогодняя запарка. Сегодня разрисовал времянки для формирователя строчных импульсов (D59-59, 65,67,68,76).Цитата:
Сообщение от Mick
Судя по «идеальным» диаграммам разработчики закладывали не 216, а 224 такта в строке. Поэтому для гарантии запустите приложенную утилиту (опубликуйте результат). Ее написал Камиль Каримов, для подсчета кол-ва тактов в экране (для разных банков ОЗУ). Поскольку WAIT вы отключили, зная, что строк 312, станет понятно, сколько реально тактов в строке.
8 тактов вероятнее всего выпало за счет асинхронной предустановки или «затягивания» сигнала переноса конденсатором C34. Если есть возможность, посмотрите осциллографом задержку (на сколько «затягивается») предустановки (11 вывод D58) относительно сигнала на счетном входе (5 вывод D58).
Поскольку изменение предустановки результатов не принесло, то можно сделать следующее: избавиться от C34 и сделать задержку предустановки за счет заведения сигнала с 6-го вывода D73 на 1-й вывод D67 (разумеется, отсоединив ее от «0»).
Попробую обязательно и сообщу результаты, только вот с осцилографом пока может не получится - праздники впереди.Цитата:
Сообщение от Conan
Запустил прогу и вот результат, причем одинаковый что с WAIT, что без WAIT. Непонятно :(Цитата:
Сообщение от Conan
---------------------
page | takts per INT
---------------------
0 | 72320
1 | 72320
2 | 72320
3 | 72320
4 | 72320
5 | 72320
6 | 72320
7 | 72320
----------------------
перенедопентагон =)