Возможно и так, но по части портов там вообще ужас =/ Почти все собраны на ВВ55, что не очень-то и упрощает понимание работы.
Вид для печати
D4 штатно планировался для расширения обслуживаемой диспетчером 16к памяти до 512кб. Однако есть пара НО:
- продолжая критику можно сказать, что "а как же 1024кб?" (я кстати за 1024кб уже в базовом варианте, т.е. 2 ОЗУшки по 512, удобно дающие 2 плоскости "графика/цвет") или "а как же 2048кб" (ОрионПРО ЕМНИП в пределе диспетчерами 16к адресует до 2Mb хотя физически на плате только поддержка для 512). Т.е. сколько ни поставь, всегда будет мало, а потому и штатные 256кб Z80CardII это уже хлеб, особенно учитывая что диспетчер 16кб срабатывает из любой банки включенной портом F9, т.е. даже если у тебя 16Мб ОЗУ (максимум для pF9), то в любой банке к её 60к/64к можно организовать оверлей как минимум еще в 256к портом FB из четырех первых страниц (и я планировал это использовать в UZIX для shared library типа libc.so), или из любой страницы напрямую писать в экран, или "накрыть экран кодом" и комфортно работать в странице 0 включив экран с 0000h.
- по расширению битом D4 достоверно знаю что многие адаптации игр от ZX этот бит ставят некорректно и когда я добавлял в своем эмуляторе эмуляцию этого бита (т.е. расширял диспетчер по 16к на пространство 512кб), они переставали работать. Конечно, это можно отловить и поправить, но надо ли и кто этим будет заниматься? А те игры это и по сею пору едиственное что на Орионе чего-то стоит.
Добавлять порты ПРО наверное можно, если это не сильно загромоздит (придется ставить ВВ55 т.к. по стандарту ПРО из портов еще и читать их состояние можно), но пока весь интересный софт обходится без них.
- - - Добавлено - - -
Что мне в портах ПРО не нравится, так это что они сделали только 3 сегмента по 16к (0000, 4000, 8000). Все другие ПК с похожими режимами делали по 4 окна (+C000), а у ПРО приходится комбинировать и диспетчер по 16к и порт F9 для полной функциональности (что создает ощущение зоопарка и того что проектировщики понятия не имели как они это будут использовать) при этом если у Z80CardII упрощение происходило из предельного аппаратного минимализма, то на аэродроме ПРО с его полутора сотнями корпусов эти недоработки довольно сложно понять.
Есть такая фигня. Однако, они доставаемые, стоят копейки, так что проблемы не вижу. При желании "односторонние" порты (типа джамперов конфига) можно смело заменить на АП6, а линии "только на запись" - на ИР35. Зато получаем отлаженную платформу с корректным Z80 "без секаса", прерываниями, диспетчером и прочими плюшками. Но самое главное, имхо, это конечно 10 МГц и 512к ОЗУ.
Ну, 100% 10МГц у меня уже и так есть :) А вот с портами - да, придётся передирать с Прошки, судя по всему, как и участок с Z80...
Я у себя буду такие ВВ55 ставить на тестовых платках ;)
Поверь, паябельность у них высочайшая, по сравнению с привычными мне TQFP с шагом 0,5мм. главное - жало нормальное, 1 с узкой "лопаточкой" для пайки и 1 "игольчатое" для ликвидации соплей.
А тут шаг 0,8 - более чем нормально.
- - - Добавлено - - -
Блин, опять что-то перемудрил в пятницу - Z80-Test опять не принимает диспетчер памяти =/
Есть у кого-либо исходники этого теста, что бы понять как оно должно работать?
Ну, оно даже немного удобно - 1 корпус сразу на 3 порта.
Но если нужна будет скорость, то да - надо ставить те же ИР35 с дополнительными дешифраторами (один на всё, но нужен, хотя бы на мелкой логике, "2-в-4").
Вот схема модуля. Что-то я намудрил и диспетчер в тесте теперь не работает =/ Сверил со схемой карты Z80 - вроде бы всё норм. Остальное норм (ну кроме защиты области, потом добью).
С портами на ВВ55 про честные 10МГц можно забыть. Думаю, даже 82С55 т.е. с индексом С - не потянут. Для этого на ПРО при обращении к ВВ55 вводятся такты WAIT (не помню точно - то ли 4 то ли 8 тактов). Самый главный вопрос - стоит воспроизводить порты (причем с существенными тратами) которыми никто не пользуется?
- - - Добавлено - - -
никогда и не было. только дисасмом если
1) В оригинале - это входные сигналы ИД4 для банок памяти, по сути являются ADDR[16..17] из порта.
2) У меня везде только инверсные WRN и RDN используются.
3) Этот участок схемы взят 1:1 с оригинальной схемы, без изменений.
По всем цепям просто дал "нормальные" имена сигналам, вместо непонятного набора цифр. Ну и схему несколько изменил, из-за всех изменений в сигналах, но без изменения логики основных сигналов.