а схемный ввод можно объединить с кодом vhdl ?
а схемный ввод можно объединить с кодом vhdl ?
Я сделал на u10. Объединил схемный ввод SPI интерфейса с основным проектом. Работает. Можно посмотреть - http://www.spetsialist-mx.ru/for_out...fpga_rev25.rar. Кратко всё делается так. Рисуется схема с входными/выходными пинами. Затем в Квартусе выполняется команда File/ Create/Update /Create VHDL Component Declaration Files for Current Files и в полученном файле получается подсказка, как описывать сигналы при применении в проекте.:v2_thumb:Цитата:
Сообщение от axel_sunrise
Смотрел я пару лет назад эти исходники. Набор букав. Неболее.Цитата:
Сообщение от vlad
Кроме T65 ничего в них нет!
Я начинал делать денди на FPGA, и застрял на спрайтах.
Потом разобрался (написал сначала на си для тестов).
И вот доделать никак времени нет.
С уважением
кстати,собрал второй реверс,без проблем запустился :)
А производство и продажа собранных плат или конструкторов в планах есть?
унификация?Цитата:
Сообщение от vlad
---------- Post added at 20:44 ---------- Previous post was at 20:09 ----------
vlad, всё хорошо, но вот 512 цветов маловато, хотелось бы 64k. Для этого надо на шину видеоданных посадить игольчатый разъём на 9 входных и 9 выходных сигналов +2 питание. Кому 512 цветов хватит, тот просто замыкает все входы и выходы перемычками, и сигналы идут на выходной резистивный смеситель, а кому надо 64k, тот цепляет на разъём микроплатку с 4мя ИР26 и R-2R ЦАПом.
:) и что с того? на ней не может быть палитры? :) Я посмотрел на разводку, разъём можно всунуть, если отверстия сделать с двух сторон резисторов, тогда - либо впаиваем резисторы, либо разъём.Цитата:
Сообщение от vlad
С 64k эт я конечно загнул :) , имелось ввиду 16k
надеюсь не под печатный шлейф?Цитата:
Сообщение от vlad
т.е. всё-таки место нашлось :) это хорошо. Т.е. один ряд - 9 входов, второй ряд - 9 выходов, а между ними возможно резисторы? И 2 пина на питание не забудь.Цитата:
Сообщение от vlad
Поддерживаю на все 100, ибо 'конёк' Реверси в унифицированной концепции заложенного железа,а без внешних связей проэкт становится завязанным сам на себя,что соответственно автоматически сужает круг охватываемых потребностей.Желательно сразу закласть всё для внешнего как минимум фдд и иде устройств.
ПС.Владик прости,я не забыл за У9 думаю как попасть в Черкассы ,чтоб забрать лично.По работе просто абзац...