Вид для печати
K6x4008 бывает в версии корпуса tsop32-r, там зеркальная распиновка - видимо для удобной напайки расширения с обратной стороны платы под микросхемой без R.Цитата:
Сообщение от backa
Но это только для tsop32 бывает, а не для dip32 (см.даташит).
Или все-таки память в tsop32 на переходнике?
реальнополезная для понимания физики процесса трассировки!Цитата:
Сообщение от LeoN65816
Я старался разместить шину данных в одном блоке и шину адресса тоже - не помогло - разница при авторассировке и ручной значительная
Ну чтобы это узнать - надо новую платку спаять - у меня есть такая задумка на PLCC корпусе сделать - но нет особой надобности. Думал к Балтику прикрутить но там тактовая 16МГц - перелапачивать код ради Балтика не хочу)Цитата:
Сообщение от UncleDim
- - - Добавлено - - -
полезное замечание (я вроде даже где-то такое читал но забыл)))Цитата:
Сообщение от valerium
ОЗУ в ДИП32. Но Вы правы, и у меня есть гигантский SOIC на 32 с этой памятью - на переходную плату - были идеи ее поставить, потому что корпус DIP32 на 1 мм не влазил под CPLD - пришлось напильником торец подточить)))Цитата:
Сообщение от valerium
Оххх - как это все затянулось ))) Но пока это все глючит - рядом на плате уже установлен корпус Cyclone® 10 LP 10CL025YE144C8G. Ипамять есть 3вольтовая на 8МБАЙТ для него. Туда все влезет )))) сразу - шутка ...Смогу нормально тренироваться (на кошках - часики делать для начала ) и отлаживать без лимита в стираниях - осталось найти ПОЛНЫЙ datasheet -Intel засекретил этот чип для ардуринщиков))) На сайте и везде лежать какие-то буклеты
Попробуйте ещё урезать, до просто скандаблера
не совсем понятно что выкинуть из кода?Цитата:
Сообщение от UncleDim
Кстати попробовал поставить на все линии входных сигналов экранированный кабель - делал когда-то для высокоскоростного SPI . Результат тот-же.Прозвонил все 32 ноги от пинов ОЗУ К ПИНАМ CPLD - ошибок нет ( да и прлверял уже много раз )
- - - Добавлено - - -
Напоминаю что тест идет исключительного качества. Т.е. CPLD и схема выхода в порядке. щВ рабочем режиме есть проблемы с двоением букв и синхронизациями.
- - - Добавлено - - -
У меня на главный глобальный тактовый вход подаеться внешние 14МГц а на второй подаеться после 2 инверторов на 74НС04. Я убирал это сигнал для проверки( в панельке ) - никакого эффекта
Да можно ничего не выкидывать, а просто вместо входа set_fk_out задать в коде жестко единицу (или что там надо для 50гц), по идее всё лишнее при компиляции выкинетсяЦитата:
Сообщение от backa
а смысл в этом. Сейчас все влазит в этот чип. Перемычка эта нужна - некоторые моники не хотят работать на 49Гц.Цитата:
Сообщение от UncleDim
смысл - упростить потроха, чуть приблизив их к тесту (который исключительного качества)Цитата:
Сообщение от backa
backa, а вот, кстати, попутный вопрос: входные ноги перемычек в макете куда-то подтянуты ? Исходно к единице.Цитата:
Сообщение от UncleDim
Вот эти:
У 7128 встроенные подтяжки на входах не включить (их не было в тем поколениях), а висящие входы вроде бы нулевыми читаются.Код:input SET_FK_OUT,
input INVERSE_KSI,
input INVERSE_SSI,
Последние два либо в коде надо заединичить, либо ноги резисторами подтянуть.
А SET_FK_OUT определяет выходную кадровую 60гц (при 1) или 50гц (при 0), тут не так критично.
так и сделано - стоят джамперы и ноги через резисторы к питанию подтянуты - я распаял все 7 на всякий случайЦитата:
Сообщение от valerium
У меня по железу НЕТ ИДЕЙ больше((( я все уже перпроверил 100500 раз - мистика какая-то...
Осталось в схеме скриптом ОЗУ проверить и больше идей нету - но скриптом надо в выходные заниматься - там надо немного повникать - давно делал
Если я правильно понимаю, с моим Балтиком с его кварцем на 16МГц этот VGA мегадевайс не заработает (чисто для проверки - мало ли что)) ) без кординального перелопачивания кода для подгона таймингов ?
собрать второй экземпляр или просто заменить cpld например (просто чтоб исключить эту версию хотя бы)Цитата:
Сообщение от backa