Получается точных эмуляторов не существует, как и симуляторов?
Вид для печати
Получается точных эмуляторов не существует, как и симуляторов?
Эмуляторов, думаю, точно не существует.Цитата:
Сообщение от Deadly
А симуляторы может быть, если модели были написаны на основе транзисторной схемы от Z80 Explorer'a, на которой и я базировался.
- - - Добавлено - - -
Ааа! Это же не Verilog, a VHDL.Цитата:
Сообщение от zebest
- - - Добавлено - - -
Только я все равно не понял, с чего делали.Цитата:
Сообщение от zebest
- - - Добавлено - - -
По мере причесывания схемы, проверяю RS-триггеры, не могут ли они встать 'враскоряку', когда на обоих входах 1, а на выходах, соответственно, будут нули. Один такой триггер нашел. При сочетании ресета, данного во время последнего цикла команды, триггер может на пол-такта как раз так раскорячиться, выдав два нуля. Этот триггер в цепи управления BUSRQ - BUSACK. Впрочем, это третье состояние все равно ни к каким особым последствиям не приводит.
Ну как тот так...Цитата:
Сообщение от Titus
CLK - обычный сигнал
MCLK реальный клок.Вложение 81282
Еще обратил внимание, что по BUSRQ в высокоомное состояние принудительно переводится только шина адреса.
Шина данных тоже находится в Z-состоянии потому что останавливается выполнение команды.
А вот шины управления /MREQ,/IORQ,/RD,/WR умеют отключать только верхние транзисторы, а нижние не отключаются, и чтобы шина управления была в Z-состоянии, процессор должен подать на эти линии единички. Впрочем, так и получается, т.к. выполнение команды останавливается. Хотя, надо внимательно посмотреть, нет ли команд, у которых между M-циклами остается активной хотя бы одна из вышеописанных линий.
В FPGA можно использовать высокоомное состояние, но только на внешних выводах. Для этого их надо подключать через специальные блоки (tri-state buffer) и отдельно подавать на них сигнал управления, включающий или отключающий выходные транзисторы. Впрочем, возможно, что компилятор FPGA может и сам понять, что человек хочет сделать выводы с третьим состоянием, и автоматически включить эти буферы и логику управления ими в схему.Цитата:
Сообщение от Titus
Тут кинули вот такую ссылку работы команд, можешь разъяснить как оно там в реале?
https://spectrumcomputing.co.uk/foru...ic.php?t=10555
С собственного декапа. Это же в рамках Сеги было сделано командой Эмураша. Я, правда, не участвовал, только советовал всякое и консультировал.Цитата:
Сообщение от Titus
Вопрос вероятно был NMOS или CMOS ?
Если делали собственное, чего же они не опубликовали в виде транзисторной схемы или чего-то подобного?Цитата:
Сообщение от HardWareMan
- - - Добавлено - - -
И это тоже.Цитата:
Сообщение от AlexG
- - - Добавлено - - -
Блочные команды inir/indr/otir/otdr пока не разбирал.Цитата:
Сообщение от Deadly
Цитата:
Сообщение от AlexG
Эм... Там есть https://github.com/emu-russia/SEGACh...in/Z80/netlist, открывайте его Дероутом (в соседней репе). А на главной в этой репе есть вот:Цитата:
Сообщение от Titus
https://i.postimg.cc/pX1KmzRp/image.png
А там...
https://i.postimg.cc/8Pqj8HTB/image.png
Я херею с вас, дорогая редакция...
PS Часть инфы на личной репе одного из участников группы. https://github.com/nukeykt/