Вид для печати
Давайте пока просто соединим комп и апогей. В качестве интерфейса можно использовать SPI. Апогей будет мастером, он будет давать clock и поэтому задержки видеоадаптера не будут влиять. А комп уже будет слушать, принимать, передвавть, подстраиваться. Мощности у него больше.
Задержки от ПДП будут по-любому влиять. Если не отключить его на время приёма/передачи. У ПДП приоритет выше.
Они не будут влиять на точность. Так как привязяно к клоку, может он чуть дольше будет, может чуть меньше. Всё равно биты придут. Или нет?
Смотря как Апогей клок давать будет. Я не помню настройки ВГ75 (сколько байт в пакете ПДП), но допустим 8. Так вот пока ВГ75 читает эти 8 байт из памяти, процессор реально простаивает. Если в этот момент процессор выполнял процедуру передачи байта и формировал клок, то будет пауза.
А что, если подключить через такой вот контроллер? Все же поменьше РС будет.
Еще, прогулка по интернету помогла найти интересный архив. Я не программер, но по моему, это исходники стека tcp/ip для контроллера на процессоре Z80. Под ос cp/m-80.
Нашел на этом сайте.
Но ведь ничего не будет что один бит будет передаваться дольше чем 7 других. Ведь и клок тоже будет длиннее. Другими словами, если пдп попадёт на передачу, то растянется и клок и бит, который передаётся, поэтому данные сохранятся. Простите за криворукость рисунка.
Парсинг входных сообщений, корректную отправку, пинг и подсветку.
http://i60.fastpic.ru/big/2015/1019/...9d71555cdd.png
Сижу разговариваю уже долго, всё работает. Осталочь доделать удобный ввод и настройки.
http://i67.fastpic.ru/big/2015/1020/...e72b67c603.png
А кодировка какая?