Altera (Cyclone3?) или Xilinx (Virtex5?)

Нет, E2K - это вся нагрузка на компилятор. Явный параллелизм. У меня неявный. Конвейер конвейру рознь. У меня будет много разных конвейеров (уже штук 6 насчитал), и из них только 1 - конвейер инструкций, может вызывать приостановку из-за переходов (а остальные клацают без передышки, если есть над чем трудиться). Я считаю, что недостаток этот не имеет особого значения для асинхронного выполнения, с автоматическим изменением порядка выполнения, и одновременным выполнением. Он является недостатком только для "чистого" конвейера, каковой... (блин чего я нажал?) характерен для всех современных ЦП. У меня (я надеюсь) будет сглаживание этого недостатка, засчет длинной очереди инструкций. В очереди каждая и. может находиться на любой стадии выполнения, и совсем необязательно, что и., пришедшая раньше, ближе к концу выполнения, чем пришедшая позже. (Неужели надо приводить примеры? Я удивляюсь просто).

ПС. Наконец-то достал софтинку: Protel DSP 2004 г. 1 раз запустил, интерфейс посовременнее, чем MAXII+. Пойду потружусь...

Если хочеш удобную среду для написания, и самую быструю симуляцию процессов то тебе нада Active-HDL а если серьезно хочеш просимулить и максимально быстро то можно полностью отлаженные блоки перевести на С (а можно и на Delphi) и подключить их как PLI причем при помощи тестбенчев можно сравнить их поведение

знаю. Жду диск, идет. Пока посмотрел на протел. VHDL, хотя тот кто давал, говорил, что Verilog. Впрочем я уже тогда заподозрил, что не то: он не знает разницы между Verilog HDL и VHDL.

Перевод на C/Delphi делает ActiveHDL?

Цитата:

---

Сообщение от Vladimir Kladov

Перевод на C/Delphi делает ActiveHDL?

---

Не, сам пишеш, (хотя есть достаточно интересное мероприятие SystemC, Вроде его уже довели до синтезируемого) но это уже когда проект становиться достаточно большой, скажем когда у тебя один такт процесора будет симулиться по 2 минуты то ничего другого не останеться, а в FPGA нативной нет такого удобства отладки как в средах когда после исправления == на != ненадо перкомпиливать весь проект и перезаливать его в отладочный наборчик.

Цитата:

---

Сообщение от heroy

Не, сам пишеш, (хотя есть достаточно интересное мероприятие SystemC, Вроде его уже довели до синтезируемого) но это уже когда проект становиться достаточно большой, скажем когда у тебя один такт процесора будет симулиться по 2 минуты то ничего другого не останеться, а в FPGA нативной нет такого удобства отладки как в средах когда после исправления == на != ненадо перкомпиливать весь проект и перезаливать его в отладочный наборчик.

---

Не представляю, как это сам. Сам я могу логический эмулятор сделать (собственно уже). Есть icarus verilog - он автоматом может C-модель сделать. Но с ним неудобно работать: командная строка, не очень люблю. Но если приспичит, буду юзать.

Цитата:

---

Сообщение от Vladimir Kladov

У меня будет много разных конвейеров (уже штук 6 насчитал), и из них только 1 - конвейер инструкций, может вызывать приостановку из-за переходов (а остальные клацают без передышки, если есть над чем трудиться).

---

Конечно, наверное интересно создать свой собственный процессор, но интересно, что в нем приципиально предполагается нового? Конвейеры всех мастей и типов давно использутся везде. Мало того, от автоматического (на уровне Dispatch Unit) out-of-order выполнения команд в новых процессорах начинают отказываться, перекладывая эту задачу частично на компиляторы, с чем компиляторы справляются значительно лучше, нежели это было бы сделано на ходу. Примером может служить тот же новоиспеченный Cell-процессор от PS3.

я же говорил, что нового. Защита памяти до 4 байт. Кроме того, меня интересует засунуть все, что нужно в один чип: видео, звук, интерфейсы, и сделать самый дешевый, самый маленький и самый надежный комп класса целерона (т.е. еще и самый быстрый из софт-процессоров классического типа). И потом, я талдычу, талдычу: У МЕНЯ НЕ КОНВЕЙЕР, а ВОДОПРОВОД.

Про cELL я уже слышал. Linux для него адаптировать не удалось по-нормальному. Сопроцессоры остались не задействованы, все 8. Работает только главный. Это называется: компиляторы "справляются". Написание хорошего компилятора сейчас дороже, чем разработка железа, которое оптимизирует работу программы на ходу. Сколько в мире языков, знаете? Для всех писать оптимизированные компиляторы - сколько надо программистов? Да их столько нету...

А смысл защиты в 4 байта??
Вроде как 4Кб вполне удобная величина, все равно нету щас фрагментаци жесткой. Было бы интересней аппратное управление кучей и контроль выхода за границы выделенного участка, типа прощай дырки связанные с переполнением буфера, а еще веселей что бы в дискрипторе выделеного участка помимо адреса и размера хранился еще и тип данных, типа что бы процессор выпадал в Trap при не (оформленной специальным образом) доступа к ячейке в которой храниться указатель как к вещественному числу. Так же было бы полезно для операционок в данном дискрипторе хранить признак модифицированости, и признак вываливаться в отладку при определенном виде доступа.

ЗЫ: Ох мы и у офтопили :)

Цитата:

---

Сообщение от Vladimir Kladov

я же говорил, что нового. Защита памяти до 4 байт. Кроме того, меня интересует засунуть все, что нужно в один чип: видео, звук, интерфейсы, и сделать самый дешевый, самый маленький и самый надежный комп класса целерона (т.е. еще и самый быстрый из софт-процессоров классического типа). И потом, я талдычу, талдычу: У МЕНЯ НЕ КОНВЕЙЕР, а ВОДОПРОВОД.

---

Практически утопическая задача )))
Не говоря уже о том, что, если он так и останется в FPGA, то вряд ли он будет дешевым. А забабахать производство в кремнии... это вообще UNREAL
Так же не понимаю, чем вой водопровод отличается от конвейера (по описанию чисто конвейер ;-)). А следовательно быстродействие стандартное для систем такого типа.

смысл в том, чтобы программы, написанные с ошибками и обращающиеся НЕ ТУДА в пределах СВОЕЙ кучи, падали сразу, еще у программера, а не у юзера. А если упали у юзера, чтобы было видно не то место, куда программа "попала", а то место, _откуда_ она туда попала. И больше никаких переполнений буфера. А если в пределах 4К, то ничего это не даст, как и сейчас не дает.

Аппаратное управление кучей у меня как раз и предусматривается. Я считаю, что очень многие программы тормозят как раз на этом. А вот путать вещественные и целые - это как раз пускай транслятор разбирается. Если язык нормальный, там этих проблем нет (почти нет). Это в С - завсегда пожалуйста. Ну так не пишите на С.

Конвейер - это когда все команды проходят одни и те же стадии выполнения. Скажем, 6 или 8 или даже 20. Если какой-то команде стадия не нужна, она пропускает ее. Если какая-то задержалась, придерживается весь конвейер. Водопровод - это когда каждая команда работает независимо (насколько возможно). В водопроводе может случиться так, что пришедшая позже сделает свои дела раньше (если не зависит от предыдущих). Проблема определения зависимости у меня решается аппаратно, и очень простыми способами.

Конечно утопическая. Но иногда бывает, случается чудо...