Вид для печати
Не, с этим всё нормально. Привёл не весь код, а только главный цикл с обвязкой.Цитата:
Сообщение от Improver
В начале программы и DI есть, и очистка экранной области. Хотел ещё установку палитры воткнуть, но большинство эмулей без установки палитры хавают. и на реале не обязательно, для данной цели.
Доброго времени ! Не то чтобы я серьезно занялся сравнением, пока как то не очень времени хватает. Но повесился на саму микросхему K6T4008C1B, точнее на ее шину данных, и CS, OE, WE. И сделал следующие выводы.
1. при записи в память проблемы нет вообще, если не считать, что вектор 06Ц02 заканчивает цикл записи чуть дольше чем 06Ц01 (думал наоборот только может быть). То есть, на сколько я понимаю (и запуск некоторых программ, которые распаковывают графику на кваз и выводят ее на экран - это подтверждает, вижу совершенно четкие фрагменты изображения иногда, но покоцанные или с отсутствующими фрагментами).
2. Процесс чтения прямо таки сильно отличается, на сколько я понимаю, пока выбрана микросхема, и установлен режим чтения - на шине адреса что то меняется, или может на шине кто то еще что то делает.. Этот момент есть и у вектора 06Ц01, и у 06Ц02, и на первый взгляд, у 06Ц01 с этим проблем больше, то есть, за время того как микросхема выбрана и в режиме чтения - изменений на ШД больше... Но он работает.. У 06Ц02 изменений меньше, но чтение неудачное. Тут не очень понятно когда процессор считывает информацию. То есть, это может происходить на всем протяжении низкого уровня на CS и OE. А за этот промежуток на шине данных меняется несколько раз информация.
3. На 06Ц02 очень четко заметно, где KDTEST пишет на кваз, а где читает. сигнал записи во время цикла чтения не появляется ни разу. А вот у 06Ц02 - он периодически проскакивает. И хотя проскакивает он во время когда сигнала CS нет, то есть он не может влиять на процесс, тем не менее, ну не очень это красиво все...
Несколько картинок:
https://i.ibb.co/QP9H0jw/image.jpg
Тут два импульса чтения, по счету одинаковые от конца цикла записи. D0 - D7 шина данных, D8 - /CE, D9 - /OE, D10 - /WE.
https://i.ibb.co/3v3CdPX/image.jpg
Тут примерно 4 секунды теста, слева 06Ц02 справа 06Ц01.
Ну и если кому интересно посмотреть где то минуту графиков, для Logic 2 version 2.3.45 - вот тут можно залить, там подписано, те которые с 25ms на конце - на более высокой частоте сделаны, соответственно точнее.
https://disk.yandex.ru/d/x4P0F60vDLUdrw
В следующий раз, если будет свободное время, зацеплю немного шины данных. Хотя, особо смысла не вижу цеплять ее частично. Возможет вариант еще зацепить и снять сначала всю ШД, а потом ША и управление. Ну и опять же, смотреть все это нужно на "ВУ" а не на микросхеме памяти. Тем не менее, это только начало. В связи с событиями в мире работки становится все меньше и меньше, и соответственно времени на опыты чуть добавляется...
Если у кого то есть мысли по этому поводу - пожалуйста пришите.
Ну или может кто то сможет подсказать, куда нужно ткнуться чтобы понятнее было.
Есть еще сложность, не могу одновременно положить два раскрытых вектора перед собой, места не много, нужно один собрать другой разобрать, зацепить все щупы.. В общем, целое дело.
Очень долго собирался, наконец собрал логер на Альтере с шиной 24бита.
Подключил КД, активировал на нём и ОЗУ и стек, запустил на векторе в цикле запись/чтение и сканировал шину.
код цикла:
Для сравнения сканил и простой Вектор и 02-ой, с частотами 25МГц и 100МГц.Код:StartT: PUSH H ; запись HL на КД в режиме стека
SHLD 0C8E4H ; запись HL на КД в режиме ОЗУ
POP H ; чтение в HL с КД в тежиме стека
LHLD 0C8E4H ; чтение в HL с КД в режиме ОЗУ
JMP StartT ; повтор теста
Результаты сканов сохранил в графиках. Во вложении в архиве.
Заметил странную штуку.
При чтении кода очередной команды программы (и её параметров), на простом Векторе, на шине данных код команды появляется во время активности сигнала ЧТЗУ. А на 02-ом Векторе на шине данных код команды появляется после окончания сигала ЧТЗУ, т.е. даже не одновременно с переходом его уровня с "0" в "1", а после него, при сканировании на частоте 100МГц это заметно.
При этом данные читаемые с КД появляются на шине данных адекватно.
На работу Комбодевайса это не должно влиять, но поведение странное.
Для Комбодевайса скорее всего критичным моментом может являться взаимное положение фронтов RAS и CAS.
Для загрузки данных с Альтеры накидал примитивную программу, которая принимает данные и отображает их в виде графиков.
Сырые данные пока сохранил.
Программа отображает состояние шин в НЕХ-виде под указателем мыши. Видно какое НЕХ-значения были на ШД и ШАП в интересующий момент времени.
От это да !!! Круто !!!Цитата:
Сообщение от KTSerg
Я подумывал о покупке еще одного анализатора на 16 входов, они могут в программе обьединяться в сколько угодно, вот 2 по 16 хватило бы.. Но сейчас уже вряд ли такая перспектива насветится, с современными ценами и решительностью китайцев что либо отправлять ...
- - - Добавлено - - -
Это кстати да. Нужно проверить, как там все это работает, K6T4008C1B же статическая, и никакой RAS и CAS ей не нужен, а в плисине это все обрабатывается, в общем, нужно все это пересмотреть, как там что...Цитата:
Сообщение от KTSerg
- - - Добавлено - - -
Посмотрел сейчас, в схеме квазидиска вообще ни RAS ни CAS не используется...
Это в схеме какого квазидиска вообще ни RAS ни CAS не используются?Цитата:
Сообщение от electroscat
А как ещё можно узнать к какому адресу памяти программа собралась обратиться?
Полный адрес состоит из 16 бит, и этот адрес мультиплексируется на 8ми битной шине.
Старшие адреса конечно висят на отдельной шине разъёма "ВУ", но младшие адреса без RAS и CAS мне кажется не возможно зафиксировать.
Вот еще в дополнение, это состав FCPGA - все что относится к квазидиску - тут. Хочу заострить внимание на том, что это не комбодевайс а мультикарта, но отличия в том, что есть второй квазидиск, и разделен БЛК и CS на микросхему. В остальном такая же схема должна быть.
https://i.ibb.co/8DgKxPj/FCPGA.png
И вот тут на всякий случай схема самой мультикарты:
https://disk.yandex.ru/i/gL4iPz2wqYCTSg
- - - Добавлено - - -
Вот как раз эта схема.Цитата:
Сообщение от KTSerg
- - - Добавлено - - -
И это все 100% работает с Вектор 06Ц01.
В которой сразу можно заметить, что половина адреса защелкивается в DD6 (потом идет на SRAMину) по RAS, чудес же не бывает.Цитата:
Сообщение от electroscat
Блин, точно, я в FCPGA ищу,... А оно просто вот на плате реализовано,... Точно, ступил... )))Цитата:
Сообщение от ivagor
Да еще и микросхема под микросхемой K6T4008C1B, щупов не натыкаешь.....
А эта схема точно рабочая?Цитата:
Сообщение от electroscat
Меня смущают JAMPER XS5 и XS6.
Может я чего-то не понимаю, или "джампер" - это уже не перемычка, или они предназначены для замыкания "VCC" с "GND" ?
И сразу два - шоб надёжнее соединить... ;)
Вроде дошло... автор схемы не нашел чем разъёмы обозначить, и натыкал вместо них "джамперов"... :)
Да, это я вывел все необходимое для того чтобы панель индикации замутить, которая на каждый девайс показывает либо чтение, либо чтение - запись. И схема этой панели есть, но так и не реализомал. На плате мультикарты есть такой разьем. Это не джампера, это разьем, просто заморачиваться с поиском не хотелось, накопировал джамперов.Цитата:
Сообщение от KTSerg