Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

Цитата:

---

Сообщение от Titus

Я так понимаю, что элемент N34 тоже нужен для стендовых испытаний?
Т.к. требует соблюдения условий неактивного SYNC, и активного DIN и SEL?

---

С помощью этого элемента реализуется цикл "Безадресное чтение", соответственно этот цикл есть только в 1801ВМ2/1806ВМ2. По этому циклу передается содержимое безадресного регистра. Старший байт используется процессором для формирования адресов векторов прерывания режима HALT, установленный 7-й говорит о том, что отсутствует эмулятор FIS. Остальные биты (с 0 по 6) пультовый отладчик может использовать по своему усмотрению, например в ДВК на младшие биты выводятся свитчи начального запуска. Программа также может прочесть содержимое безадресного регистра в режиме HALT по команде RSEL (код 020). В УКНЦ читается 0160000, т.е. вектора прерываний режима HALT начинаются с адреса 0160000 и присутствует эмулятор FIS.

А что на счет неизвестного выхода unc? Есть идеи, зачем он?

Вопрос к автору реверсов 1801ВП1, @Vslav.
Ты не против, если я ВП1, которые относятся к УКНЦ, дореверсю до своего формата, в котором я делаю ХМ1 и 2?

Цитата:

---

Сообщение от Titus

Вопрос к автору реверсов 1801ВП1, @Vslav.
Ты не против, если я ВП1, которые относятся к УКНЦ, дореверсю до своего формата, в котором я делаю ХМ1 и 2?

---

Так оно изначально выложено под лицензией Creative Common. Это значит что любой может взять эти материалы и свободно использовать для своих гнусных, благородных, развлекательных или коммерческих замыслов :)

Vslav, добрый вечер. А можно ли, по тому, что уже сделано в реверсе вм3, определить - в halt режиме при обращении по адресам диапазона 0-77776(8) что проц выдаёт на шину в качестве адреса - полный диапазон (0-77776) или урезанный (0-17776)?

Цитата:

---

Сообщение от Vslav

Так оно изначально выложено под лицензией Creative Common.

---

Я не силен в английских лицензиях, тем более, если есть живой автор, можно у него уточнить)

Цитата:

---

Сообщение от Hunta

Vslav, добрый вечер. А можно ли, по тому, что уже сделано в реверсе вм3, определить - в halt режиме при обращении по адресам диапазона 0-77776(8) что проц выдаёт на шину в качестве адреса - полный диапазон (0-77776) или урезанный (0-17776)?

---

Увы, пока не получается, много там зависимостей.

Цитата:

---

Сообщение от Vslav

Увы, пока не получается, много там зависимостей.

---

Ну если вдруг - черкните. Правда, даже если там и не выдаётся полный адрес (на что я надеюсь, но судя по логам ЛА - зря), всегда можно решить проблема маппингом - что я могу и сейчас сделать. А то больно шести килобайт мало :)

С позволения @Vslav'а, сделал оптимизированную версию реверса 1801ВП1-120 в стиле отреверсенных 1515ХМ2.

На соответствие техническому описанию особо не проверял. Так даже интереснее, потому что менее предвзято) Так что если есть ошибки, сообщите. Всякие там перепутанные полярности (бич оптимизированных реверсов).

Почему мне понадобился реверс в таком виде - потому что мне важно смотреть и сразу видеть на схеме законченные блоки. Вот регистр. Вот порт. Вот управление. Все сигналы подписаны интуитивно понятно. Тогда очень быстро можно ориентироваться в схеме и логике работы.

Оптимизированная версия совсем простенькой 1801ВП1-055, основанная на реверсе @Vslav'а.

Для упрощения, не стал делать буфера с разной задержкой для двух половинок шины, т.к. ни на эмуляции, ни на реализации в ПЛИС это никак не скажется. Очевидно, разная задержка (разница ориентировочно 10нс), была сделана для уменьшения шума на линии питания.