Вид для печати
Для битмапа может и подойдет, но, опять же, в Орионе по 8 точек, а не по 16...Цитата:
Сообщение от Error404
А для аттрибутов сериализатор с какого боку?
А стоимость и доступность смотрели?
А какой геморрой с обвязкой, подумали?
И чем это чудо-чудное лучше натуральной DPSRAM?
Бросайте вы эту траву... ;)
Обвязку там надо только для правильной регенерации и мультиплексор для адресных ног. Сдвиговый выходной регистр можно не использовать, там и прямые выходы есть (для каждого бита есть как выход Sn - сдвиговый, так и DQn - обычный прямой вход/выход). Да вот это "только" выльется в приличную схему, или надо приспосабливать уже имеющуюся журнальную орионовскую регенерацию от которой Андрей ушел при переходе на SRAM (а по факту родил еще больше корпусов для имитации двухпортовости). Собственно, грандиозный плюс у тех чипов только в том, что они у меня есть. :) Как есть (и много) обычной СРАМ на 50-70нс. И я очень надеялся, что ее и можно будет в итоге применить. А вот быстрой и при том ёмкой (512кб) SRAM или реальной двупортовой SRAM нету.Цитата:
Сообщение от LeoN65816
Я сейчас пытаюсь уйти от двухпортовости, как раз. Где-то накосячил при отделении памяти, в итоге в тесте всё ОК, а вот ПРОшная менюшка приветствует синим экраном :)Цитата:
Сообщение от Error404
Вот так сразу с коня. Все это интересно конечно. Предлагаю автору задуматься о 2-портовой (одно портовой) памяти для MSX в разрезе VDP. Вот интересная задача) А то авторы зажмакали в 90г. этот момент. А работало ли оно? Теперь можно проверить=).
У меня просто времени не хватает (в одно лицо) все проверить (и ума), занят (как минимум) переселением.
Чутка не понял - попытаться реализовать 2 банки памяти? 1 для видео, двухпортовую, и 1 для CPU? Такое можно сделать, только двухпортовая даже 64К*16 стоит достаточно много даже сейчас...Цитата:
Сообщение от OrionExt
И всё-таки вынесу память на отдельную плату, иначе видеочасть ещё не скоро увидит свет...
По псевдографике - надо окончательно определиться с портами и схемой.
Бит 6 порта FA отвёл под активация ПДГ, биты 2-5 этого же порта отвечают за выбор шрифта.
Биты 5-7 порта F8 отвечают за выборку байта для символа - на мультиплексор заводятся вместо Y0-Y2 (сигналы P0-P2 на схеме).
Вот схема на данный момент, фрагмент с разъёмами пока не затрагивал - надо поменять значительно, уберутся почти все сигналы от процессора. Думаю отойти от "корзины" и делать "бутербродом", с разъёмами между платами "по этажам".
- - - Добавлено - - -
Под местом для ПЗУ думаю сделать мелкие перемычки для данных - если не нужен ПГД, тогда просто по капле припоя на каждую.
А чего на схеме опять 28C256 (вместо ранее обсуждавшейся W28C512 где на A15 заводится PGD чтобы младшей половиной ПЗУ с прошивкой "вход=выход" делать передачу данных 1:1 для исключения лишних коммутаторов - т.е. ПЗУ всегда между ОЗУ и выходным сдвиговым регистром)? Не понятно как тут выключается текстовый экран (исключается текстовое ПЗУ). За счет использования OE ПЗУ и дополнительного буфера с Z (без которого можно обойтись)? В схеме где одни шины быстро сориентируется только автор.Цитата:
Сообщение от andreil
И дефицитные ИР33/ИР37 предлагаю менять на ИР22/ИР23 соответственно. Или они с какой-то спец. целью там? Даже импортные аналоги для ИР33/ИР37 (574 и чего-то еще) дороже и куда менее распространены чем 373/374. ИР35 конечно тоже не сахар, но их нечем заменить (других таких более-менее доставаемых регистров со сбросом не знаю).
- - - Добавлено - - -
И вместо АП13 (what is this???) ставить АП3..АП5 (они дешевы и их у каждого есть в закромах)
1) Мой косяк, не обновил сей момент.Цитата:
Сообщение от Error404
2) ИРки тут непринципиальны, это да.
3) 74541 - взял "что было" из библиотеки :) Вообще пофиг что будет, можно даже на неинвертирующих элементах сделать.
ПО поводу памяти в текущей схеме - при текущем пиксельклоке и прочем-прочем для вывода 2-х плоскостей видеопамяти по 16 бит чипы со временем доступа 75нс проходят впритык.
Сейчас вот взял самый худший случай и посмотрел по таймингам - получается около 78нс на чтение данных. А если учесть все промежуточные задержки (переключение адресов, защелки на данных), то уже в пролёте.
Частота выборок - 300МГц:
https://image.prntscr.com/image/pQy0...t5I5rSFOgg.png
- - - Добавлено - - -
И да - сейчас полностью переделываю схему обращения к этим плоскостям - ПРОшный вариант годится только если обе подсистемы в одном клоковом домене, а у нас разные, в итоге тайминги не выдерживаются вообще.
- - - Добавлено - - -
Вот предварительный вариант 100% синхронного формирователя всех сигналов для работы с видеобанками:
https://image.prntscr.com/image/tf9_...7hDcelAFEg.png
И вот диаграмма работы:
https://image.prntscr.com/image/XUyE...3AvStQVu3Q.png
По положительным фронтам сигналов cc1 и cc3 идёт запись половинок видеоданных. Так же сигнал cc1 используется как переключатель банок видеопамяти (по схеме ПРО - это сигнал 44 от ТГ, коммутирующий сигналы 121 и COL1/COL2).
Если есть предложения по оптимизации данного узла - буду готов выслушать.
Сам я сейчас вижу пару косяков, но общий принцип понятен.
Пока в отпуске и есть время, кардинально переработаю проект. Придётся временно переписать его назад на VHDL - в схемном варианте текущие исправления очень тяжело проверять, сильно много всего всплыло.
Так же думаю на днях разобраться с интерфейсной платой для подключения реального процессора - я там забыл пару дорожек с "общим" подключить, буду паять проводками.