А HDL-модель ВП1-128 основывается на реверс-инжениринге или из СМК-512?
уже хочется взглянуть на исходники Ж-))))
Вид для печати
А HDL-модель ВП1-128 основывается на реверс-инжениринге или из СМК-512?
уже хочется взглянуть на исходники Ж-))))
Могу выложить проект для ознакомления. Но предупреждаю - он еще сырой. Нашел генераторы только на 50 МГц. Пока не знаю, будет ли работать на ней ПЛИС. Максимальная частота ПЗУ - 20 МГц, но такого генератора не нашел. Делю 50 МНц на 4 и получаю 12,5 МГц на ПЗУ.
https://cloud.mail.ru/public/oFer/GfkxLTKNb
P.S. Забыл добавить. Проект на Quartus II 13.0sp1.
Получил платы.
https://pic.maxiol.com/thumbs2/16215...0520153455.jpg
Собрал устройство. При подаче от блока питания напряжения 5 В ток потребления = 170 мА. Зашивки грузятся через байтбластер. Зашил тестовую со счетчиком и выводом на светодиоды - работает. Частота 50 МГц в ПЛИС проходит. Поставил в УКНЦ - пишет "ошибка ОЗУ ПП".
Буду разбираться.
https://pic.maxiol.com/thumbs2/16224...0530083058.jpg
https://pic.maxiol.com/thumbs2/16224...0531133704.jpg
https://pic.maxiol.com/thumbs2/16224...0531181129.jpg
https://pic.maxiol.com/thumbs2/16224...0531181138.jpg
Пока нашел КЗ глубоко под ПЛИС между AD03 и AD10. Завтра на работе попробую убрать.
Дача и жара отнимали все силы, поэтому вернулся к проекту только сегодня. После синтеза ВП1-128 от Vslav-а обнаружил, что некоторые выводы стали незадействованными. Например, схема формирования сигнала RPLY соптимизировалась до нуля. Стал разбираться - не понравилось соединение элементов cell_А5(t406) и cell_А6(t371) с формированием задержки на двух инверторах сигнала SYNC. Как только замкнул связь "17713х" (NET00445) (cell_В4/2,7) на вход cell_А4/1, объема ПЛИС стало не хватать. Боюсь, что где-то еще может быть аналогичная ситуация. Такие вот дела. Буду пробовать описывать 128-ю сам, как я это понимаю. Может позаимствую из СМК512.