Altera (Cyclone3?) или Xilinx (Virtex5?)

Цитата:

---

Сообщение от Vladimir Kladov

В водопроводе может случиться так, что пришедшая позже сделает свои дела раньше

---

У интела это реализовано начиная с Pentium Pro, называется out of order execution. Используется обычный конвейер, плюс переименование регистров (несколько скрытых регистровых файлов) и несколько модулей с АЛУ и блоков предсказания ветвлений.

Гранулярность защиты в 4байта приведет к тому, что половину памяти будет занимать таблица атрибутов блоков (RWX или чтото подобное). Не даром на новых процессорах (начиная с Pentium) сделали поддержку страниц 2Мб и 4Мб (для того чтобы таблица страниц занимала как можно меньше памяти).

Цитата:

---

Сообщение от Vladimir Kladov

куда программа "попала", а то место, _откуда_ она туда попала

---

Ну эта проблема решается элементарно (либо трассировка стека, для call, либо FIFO переходов как сделано в DSP TMS320VC5502 для целей отладки (запоминается около 20-30 переходов и циклов)) .

Цитата:

---

Сообщение от Vladimir Kladov

Конвейер - это когда все команды проходят одни и те же стадии выполнения. Скажем, 6 или 8 или даже 20. Если какой-то команде стадия не нужна, она пропускает ее. Если какая-то задержалась, придерживается весь конвейер. Водопровод - это когда каждая команда работает независимо (насколько возможно). В водопроводе может случиться так, что пришедшая позже сделает свои дела раньше (если не зависит от предыдущих). Проблема определения зависимости у меня решается аппаратно, и очень простыми способами...

---

То, что ты называешь водопроводом - обычный конвейер, который давно применяется :-) И out-of-order исполнение команд его обычная фича :-)

p.s.: Ой! просмотрел, что deathsoft уже это ответил :-)

Цитата:

---

Сообщение от Titus

водопроводом

---

водопровод по английски - pipe и конвейер тоже по английски pipe

Цитата:

---

Сообщение от deathsoft

Ну эта проблема решается элементарно (либо трассировка стека, для call, либо FIFO переходов как сделано в DSP TMS320VC5502 для целей отладки (запоминается около 20-30 переходов и циклов)) .

---

В Intel х86 это не решается. Программа выпадает в момент отладки, в IP хрен знет что, стек показывает на адрес 30000h, доступа к этой памяти нет, как мы туда попали - неизвесто. Ошибка недетерминированная, в режиме трассировки (с записью в файл всех вызовов) потребуется несколько суток - до того, как упасть, прога перелопатила гигабайты (работала 15 минут). И что прикажете делать?

Цитата:

---

Сообщение от deathsoft

водопровод по английски - pipe и конвейер тоже по английски pipe

---

да я чихал на английский pipe. Первыми схему "водопровод" применили русские, в лохматом 1964-67 г. если не ошибаюсь.

Видите ли, в Интеловском компьютере нельзя эффективно использовать эту схему. Стек адресуется как память. И все, приехали.

Цитата:

---

Сообщение от deathsoft

Гранулярность защиты в 4байта приведет к тому, что половину памяти будет занимать таблица атрибутов блоков (RWX или чтото подобное). Не даром на новых процессорах (начиная с Pentium) сделали поддержку страниц 2Мб и 4Мб (для того чтобы таблица страниц занимала как можно меньше памяти).

---

Я об этом сразу сказал. Только куда вы эту память деваете, солите, что ли? Обратите внимание на то, насколько объемы памяти быстро растут - по сравнению с медленным ростом быстродействия, и памяти, и процов. Пора задействовать "лишнюю" память для пользы дела.

А вы, кстати, в курсе, что целероны до сих пор кэшируют только часть памяти, по начальным физическим адресам? А вся остальная память идет мимо L2-кэша. Так что (почти) пофигу, у вас 128 метров или 2 Гига оперативки на борту. В лучшем случае компу полегчает засчет меньшего свопинга. Вот такие дела.

Цитата:

---

Сообщение от Vladimir Kladov

И что прикажете делать?

---

Использовать MSR регистры в которых есть trace fifo как в TMS (на 8 или 16 переходов в зависимости от модели проца)

Цитата:

---

Сообщение от Vladimir Kladov

А вы, кстати, в курсе, что целероны до сих пор кэшируют только часть памяти,

---

Нет, не в курсе (я их не использую, т.к. это процы обрезки). Но такое было и на пентиум 1, чипсет i430TX кэшировал только первые 32Мб, а i430HX 1Гб

Цитата:

---

Сообщение от Vladimir Kladov

Пора задействовать "лишнюю" память для пользы дела.

---

Проблема как раз в том, что при большой таблице атрибутов поиск в ней будет занимать значительное время, что скажется на общем быстродействии системы. Именно по этому на 64битных процессорах используют не таблицу страниц, а инверсную хэш таблицу, т.к. для 64битного адресного пространства таблица страниц просто не влезет в физическую память.