Думаю, что выражу общее мнение -Цитата:
Сообщение от Woland
Будем смотреть очень внимательно! Как найдём - конечно напишем.
Вид для печати
Думаю, что выражу общее мнение -Цитата:
Сообщение от Woland
Будем смотреть очень внимательно! Как найдём - конечно напишем.
Молодцы. С нетерпением ждём видео работающей реплики. До обещанного срока ровно 15 недель. Успеваете?Цитата:
Сообщение от Woland
Союз-Неон создавался по заказу "Медэнерго" и соответственно для их нужд. Это примерно и объясняет о количестве 200шт. Далее когда компьютеры были готовы, от них отказались (вроде как в пользу ПС). После этого компы попали на Митинский рынок где-то в 1993..1994годах.Цитата:
Сообщение от ЦЕЛИТЕЛЬ МИКРО МИРА
Примерно так.
А до этого компьютер назывался ПK11/12 ИОН ( в прошивке Неона читается это название) и у Виктора где-то есть фото оригинального корпуса.
Подробности ещё есть в журнале - http://dgmag.in/N17/DowngradeN17.pdf
Зарастали ПЗУ типа 556РТ4. Когда справились с этим, выпустили 556РТ4А. А 1556 серия была выпущена позже, и не думаю что производители наступали на одни и те же грабли.Цитата:
Сообщение от AFZ
Да не это главное. Каждая микросхема по 0,9Вт на 18 шт. Греются они как печки и неизвестно сколько протянут в горячем режиме. Думаю что оригиналы (PALки) не намного лучше.Цитата:
Сообщение от AFZ
Предлагаете радиаторы сверху клеить ?Цитата:
Сообщение от MiX
Нашёл.
Ток потребления у 1556 - 225мА. Кому такое "счастье" нужно.
Загнать в одну современную ПЛМку. Но это после того как заработает оригинальная схема.Цитата:
Сообщение от Kinder5912
Спасибо за Ваше искреннее сопереживание, очень стараемся успеть :v2_dizzy_coder:Цитата:
Сообщение от dk_spb
PCAD, конечно, штука хорошая, но он не у всех есть и не все умеют им пользоваться :-)
По этому для тех, кто готов искать ошибки я позволю себе выложить вот тут:
эту же плату но в Спринте, который есть наверное у всех.
Поскольку проект открытый, надеюсь Woland мне это разрешит. Пока могу только сказать, что отверстия диаметром 0,89мм это очень много (все выводы микросхем). Они должны быть 0,7мм, а контактная площадка 1,6мм.
выложите пдфку со схемой электрической принципиальной. Ведь уиндуз не у всех. И пожалуйста не пользуйтесь архиватором доктора Рошаля. Стандартный архиватор в сети - zip. В большинстве операционок работа с zip архивами не требует установки сторонних программЦитата:
Сообщение от Kinder5912
Выложил схему в формате .PDF в ту же папку. Архива нет вообще :-).Цитата:
Сообщение от svinka
- - - Добавлено - - -
Хорошо бы еще и схему модулей памяти туда же выложить. Вместе с платой. Чтобы комплект был :-).
Вот всё в этой папке Яндекс-диск: https://yadi.sk/d/3Ant2jl33THhvsЦитата:
Сообщение от Kinder5912
То же на Дропбокс: https://www.dropbox.com/sh/cxxczaqy5...8kheOydna?dl=0
Это скорее к Mdesk вопрос.Цитата:
Сообщение от Kinder5912
Тот же вопрос к Mdesk - нет ли у вас возражений, что я перевел вашу плату в Спринт и дал тут ссылку ?Цитата:
Сообщение от Kinder5912
Никаких возражений.Цитата:
Сообщение от Kinder5912
Две платы (Main и RAM), и две соответствующие схемы в .PDF лежат тут.
Давайте искать ошибки.
Kinder5912, обновите схему и плату ПК. Убрал ошибочное подключение к RN1-10.
Ок. Сейчас сделаю и отпишусь.Цитата:
Сообщение от Mdesk
- - - Добавлено - - -
Файлы схемы и платы актуализированы.
В схеме RAM закорочены сигналы RAS0,RAS1,RAS2,RAS3. Модули отличаются между собой выбором сигнала RAS в зависимости от положения в панельках.Цитата:
Сообщение от Kinder5912
Заодно неплохо бы прорисовать косу от контактов к микросхемам. Но в принципе и так понятно.
объясните мне что это за выдумка такая на элементах VD1 R10
Формирование управлением режима работы шинных формирователей D2,D3. Диод служит для развязки сигналов SYNC и DIN. Резистор скорее всего для сглаживания сигнала DIN.Цитата:
Сообщение от svinka
;-)Цитата:
Сообщение от MiX
Резистор служит для одной и очень простой цели - это защита от КЗ, когда на одном выводе (выходе !) у вас "1", а на другом выводе (выходе !) "0", и при этом они соединены :), и больше ни для чего.Цитата:
Сообщение от MiX
Такая схема соединения резистора и диода за счет особенностей того, что такое логический "0", синхронизирует управление ШФ по спаду импульса методом "контролируемого короткого замыкания" )) - дешево и сердито.
От себя: На схеме не нашел R41. Он вообще есть ?
Там просто из-за странностей схемы этого не видно. Принято названия сигналов, имеющих низкий уровень в активном состоянии, обозначать чертой сверху (например, смотрите выход сигнала SYNC/ с процессора). Но на схеме почему-то для некоторых сигналов так сделано (тот же SYNC/), а для некоторых (DIN/, DOUT/) - нет. Отсюда и путаница.Цитата:
Сообщение от Kinder5912
Я конечно не эксперт, но видно что схемотехника этого компа это сплошные "хак"-и (боюсь изза этого надежность работы будет очень сомнительна). От самого кварца и далее до сдвоенного hdd\fdd контроллера, это все какой-то огромный хак. Но авторы были супер гуру на уровне "левши" подковавшего блоху (как это часто было в совке). Ну и продукты для массового производства делать видимо не умели (и в бизнесе ниче не понимали, а иначе как можно было ити на такие авантюрные финты в схеме...). После того как комп хоть как-то запустится для практического применения желательно будет добавить нормальный отдельный генератор на кварце, поубирать все эти "разделители сигналов резистором" и всякие диодные "или"... Контроллер флопа и винта переделать по типовой схеме от другого компа на тех же портах чтоб софт не менять.
Ну чем вам генератор на ПЛМ не нравиться ;-) ? Ведь ПЛМка это та же логика, что К155, К555 и т.д., только она внутри одной м/с, ее не видно :-) и как она работает для очень-очень многих нихрена не понятно :-)Цитата:
Сообщение от bigral
Отсюда и все страхи... Ну давайте разберемся с этим "резистором". Ничего там страшного нет - он не кусается :)). На диод пока не смотрим.
Работает резистор так:
У вас два ВЫХОДА. На выходе может быть или +4,хх В (логическая 1) или +0,хх В (логический 0).
Выходов у нас ДВА. Следовательно, вариантов сигналов на них может быть ЧЕТЫРЕ. Два не очень страшных - когда на обоих выходах логическая "1" или логический "0".
/Не забываем, что выходы соединены между собой/ (Напряжение на выходах практически одинаково). И два страшных - когда на одном выходе логическая "1", а на втором логический "0".
Если выводы будут просто соединены между собой - будет короткое замыкание :-), и на выходе по итогу будет логический "0", но тот элемент на выходе которого была в это время логическая "1" нагнется :-),
чтобы этого не случилось - ставим разделительный резистор. При наличии логического "0" на любом из выводов по итогу все равно будет логический "0", но ничего не сгорит. Эта штука по спаду сигнала (того что без диода) формирует на выходе логический "0". Наверное можно было бы используя несколько логических элементов добиться того же самого результата, но в этой схеме ВООБЩЕ нет задержки в распространении сигнала, а использование дополнительных ЛЭ ее внесет. Я не знаю времянки этого устройства - может именно это было обоснованием такого решения, может быть не хватало свободных элементов в ПЛМках чтобы сделать красиво. Но так ТОЖЕ МОЖНО ! :-) и работать будет. Ничего не сгорит ))). Не надо бояться ).
А вот что действительно полностью развеяло бы все страхи - так это если кто-то из "Гуру" развернет внутренности каждой ПЛМки и нарисует ее схему на мелкой логике. Тогда страхи совсем пропадут :)
IMHO.
>На диод пока не смотрим.
Конечно. Кого волнует этот диод, смысл этой схемы и вообще. Главное же призвать кого-то "из "Гуру" "
Специально для вас готов пояснить - диод нужен для того, чтобы сигнал DIN (конкретно его низкий уровень) не оказывал влияния на триггер D69:A. :-)Цитата:
Сообщение от dk_spb
Хотя я думаю, что вам это и так известно :).
Когда в приоритете сигнал SYNC резистор работает как демпфер при нуле на сигнале DIN. Это сделано чтобы сигнал SYNC прошёл до управления ШФ и не прошёл по сигналу DIN (падение на резисторе).Цитата:
Сообщение от Kinder5912
Защита от КЗ есть но примитивное, т.к. лишняя нагрузка остаётся. Тут напрашивается второй диод.
Да. Напрашивается. Никто с этим не спорит. Но и так как есть будет работать :).Цитата:
Сообщение от MiX
Есть. Резистор задерживает нарастание фронта.Цитата:
Сообщение от Kinder5912
Ну наверное да... соглашусь.
Там дальше у триггера соединены вместе входы #R и D - для одного активный уровень низкий, а для другого высокий и низкий. Резистор пропустит и тот и другой а вот один диод уже нет...
и в "1" этот триггер устанавливается только через "1" на входе D (вход "S" жестко подключен к +5В). Так что на "D" должны присутствовать оба уровня.
Нет, конечно, адресное и безадресное чтение процессора - это такая ерунда по сравнению с нашими манёврами.
у нас же "Резистор задерживает нарастание фронта" и "Ну наверное да... соглашусь."
То есть рабочую реплику уже не от Воланда ждать, а от Kinder5912'а c MiX'ом?
>вместе входы #R и D - для одного активный уровень низкий, а для другого высокий и низкий.
Не, снимаю шляпу....
До встречи в октябре ;-)
Детство было трудным :)
Для других форумчан поясню, что красивый термин "Безадресный обмен" это прием вектора прерывания или чтение регистра начальных условий процессором ).
С прецезионными резисторами разобрались: можно ставить ближайшие по номиналу. Сейчас нужна помощь по трем вопросам:
1. Между ножками D64.1 и D64.10 был установлен конденсатор емкостью n20 - можно ли понять, насколько он там необходим? В двух других неонах, которые видел на фото, такого не было.
2. Вопрос по разнице в навесном монтаже между двумя платами (в одном месте):
http://files.pk-fpga.ru/storage/foto...n/IMG_2099.JPG - провод подходит к D12.15;
http://files.pk-fpga.ru/storage/foto...n/IMG_0088.JPG - провод подходит к D12.16;
Какой вариант правильный?
3. Есть ли в схеме места, где обоснованно требуется ставить резисторы мощностью выше 0.125В и если да, то где? Дело в том, что на оригинальной плате несколько резисторов были явно потолще остальных, т.е. 0.25Вт.
А схемы ,платы и ромы будут выложены на сайте ?
Вывод D64.10 это же земля. Согласно вашей схемы там ещё два конденсатора C12 и C33 на 1-ю ногу вешаются. Видать этих двух штатных не хватало, чтобы настроить ту аналоговую магию поверх ПЛМ, вот и добавляли ёмкости...Цитата:
Сообщение от Woland
Это зависит от того, что это за перемычки: они исправляют точно такую же трассу на разъём расширения (ну там битая металлизация во всей партии плат), или же это какие-то доработки схемы вдогонку уже запущенной серии. Судя по сему это какой-то chip-select. Если смотреть прошивку P3, то выходы F2 и F3 отличаются полярностью I7 (на схеме подписан как сигнал A6), а также использованием входов I12 (это смесь сигналов SYNC и SEL с ПЛМ P1), и I13 (A13):Цитата:
2. Вопрос по разнице в навесном монтаже между двумя платами (в одном месте):
http://files.pk-fpga.ru/storage/foto...n/IMG_2099.JPG - провод подходит к D12.15;
http://files.pk-fpga.ru/storage/foto...n/IMG_0088.JPG - провод подходит к D12.16;
Какой вариант правильный?
Код:File: kr556rt2-p3.jed
Full Logic Table
The following table shows the AND and OR relations in the PLA in a very compact form.
The symbol '*' means 'AND', '/' means 'AND NOT' and '+' means 'OR'.
------------------------------------------------------
p 00000000001111111111222222222233333333334444444
01234567890123456789012345678901234567890123456
Inputs
I0 .................................../...........
I1 ..//**../.*../..*../...*../....*.././..........
I2 */*./.*./..*./...*./....*./.....*././..........
I3 ...........................///////*./..........
I4 .....................................*//*******
I5 .....................................././//////
I6 ....................................../.**//**/
I7 ....................................../.*/*/*/.
I8 /////////////////////////////////////**********
I9 ....................................../.****///
I10 ....................................../.*******
I11 /*./*../*.../*..../*...../*....../*.****///////
I12 .........****/*..../.*..../..*...././..........
I13 .....***/*.../.*.../..*.../...*..././..........
I14 ....................******/*.....././..........
I15 ..............*****/*...../.*....././..........
Outputs
++.....................................+..+.... NOT F0
..+++.......................................+.. F1
.....++++..............................+.+..... NOT F2
.........+++++.........................++...... NOT F3
....................+++++++............+.....+. NOT F4
..............++++++...................+...+... NOT F5
...........................++++++++.....+++++++ F6
...................................++++........ F7
------------------------------------------------------
А вообще монтажник мог просто ошибиться, а проверить не на чем было (это же что-то нужно было вставить в разъём расширения, да запустить какую-то программу, её кто-то ещё должен был написать)...Код:; JED2EQN -- JEDEC file to Boolean Equations disassembler (Version V063)
; Copyright (c) National Semiconductor Corporation 1990-1993
; Disassembled from p1.jed. Date: 7-4-118
chip p1 PAL16L8
i1=1 i2=2 i3=3 i4=4 i5=5 i6=6 i7=7 i8=8 i9=9 GND=10 i11=11 o12=12
o13=13 f14=14 o15=15 o16=16 o17=17 o18=18 o19=19 VCC=20
equations
/o19 = /i3 * i5 * i6 * i8 * i9 * /i11
+ /i3 * i5 * i6 * /i8
+ /i3 * /i5 * i6
+ /i3 * i5 * /i6
+ /i3 * /i5 * /i6 * f14
o19.oe = vcc
/o18 = /i1 * /i9
+ i1 * i9
+ i5 * i6 * i8 * i9
o18.oe = vcc
/o17 = /i2 * /i1
+ /i2 * /i9
+ i2 * i1 * i9
+ i5 * i6 * i8 * i9
o17.oe = vcc
/o16 = i5 * i6 * i8
o16.oe = vcc
/o15 = /i3 * /i4 * i5 * i6 * i8 * /i9
+ /i3 * /i4 * i5 * i6 * i8 * i9 * i11
o15.oe = vcc
/f14 = i3 * /i7
+ /i7 * /f14
+ /i3 * /f14
f14.oe = vcc
/o13 = vcc
o13.oe = i5 * i6 * i8 * i9
/o12 = i2 * i1 * /i8 * i9
+ i2 * i1 * /i5 * i9
+ i2 * i1 * /i6 * i9
+ i5 * i6 * i8 * i9
o12.oe = vcc
В файле представлены предварительные варианты схем, восстановленных по прошивкам.
Хотелось бы, чтобы все заинтересованные проверили бы их на правильность восстановления по имеющимся в файле табличкам.
Форма схем на данный момент не оптимизирована и в большей степени соответствует отображению прошивки.
Сейчас в файле имеются прошивки для км1556хл8 Р1,Р2,Р4,Р5,Р10 и Р12
Схемы прошивок в данном файле будут постепенно дополняться.
-------
1.Добавил описание по восстановлению схемы из таблиц, чтобы можно было произвести проверку.
2. На текущий момент в файле представлены схемы для всех КМ1556ХЛ8(9шт) и КМ1556ХП4 Р11.
-----------
Добавил оставшиеся схемы для ИМС серии КМ1556Х.
Таким образом, в файле представлены схемы для всех "хп" и "хл". Также внесены некоторые корректировки в схемах, по найденные неточностям.
-----03.08.2018
Исправил в схемах V1 и V4 допущенные мной "опечатки" при синтезе схем по прошивке.
Исправил прошивки V2,V4,V9 с целью соответствия логики их работы в части формирования тактовых сигналов.
Вложение 65893
Вложение 65892
Если я выложу логические формулы всех ПЛМок, то это не нарушит ли чьи-то планы поковыряться с этим самому?..
Конечно не нарушит, в чем проблема-то? ;-)
Ну тогда вот:логические формулы всех ПЛМок: Вложение 65726
(Файл устарел - используйте новую версию)