Цитата:
В составе пакета фирмы Xilinx есть утилита xport.exe, с помощью которой можно отконвертировать ABEL и AHDL файлы в VHDL/Verilog-описания.
Конвертор очень хороший, но есть некоторые моменты, связанные с его работой, как-то: в VHDL нет аналога конструкции PARAMETER AHDL, поэтому параметрические функции надо дорабатывать ручками; наблюдались трудности с конвертацией AHDL-конструкций типа X[3..0][7..0] в VHDL - сигналы X1[7 downto 0] и X2[7 downto 0] создает, а X3 и X4 - теряет. Так что результат конвертации следует рассматривать не как законченый код, а как заготовку для доводки и её надо заново проверять, проверять и проверять.
Или это не то?
