Наоборот было не в неонах) эт я с непривычки просто.
Вид для печати
Наоборот было не в неонах) эт я с непривычки просто.
Если в V2 19=!2, то имеем два клока в противофазе, то есть 0 и 180 градусов.Цитата:
Сообщение от xolod
Откуда 0 и 90 градусов? :confused:
если подать на "2" откуда-то извне не очень большой частоты клок - почти так и будет. почти - поскольку есть ненулевая задержка инвертораЦитата:
Сообщение от LeoN65816
но здесь "19=!2" - это усилительный элемент генератора, про который определенно можно сказать только одно: сумма фаз усилителя и цепи ОС кратна 360 градусов.
откуда 90? ну вот так получилось при данных параметрах (тип, серия м/сх+номиналы обвязки)
цифровыми схемы являются обычно только на бумаге. в "железных" протекают всё же вполне аналоговые процессы)
это мы имеем скорее на 19 и 13Цитата:
Сообщение от LeoN65816
ЗЫ. Вживую схему неона не щупал, только плату заказал)
Квантовые компьютеры, наверное, будут первыми действительно цифровыми.Цитата:
Сообщение от UncleDim
CodeMaster, в них не всё так однозначно!))
Доброго времени суток!
Переработанная замена микросхем.
V3 + V4 и часть V7 Вложение 79333 применить ATF750.
V5 и части от V4 и VA Вложение 79334 GAL22V10B или ATF22V10, для старшего и младшего полубайта одинаковые прошивки, зависит применение от равно злачных входов (исключающее или А0L или A0H) логический уровень на одном из входов задаёт признак Старший / n Младший.
Остальная часть V7 Вложение 79335
Схема Вложение 79336 также в архиве V3_V4_V7 лежит файл V3.pbs модель симуляции из приложения Deeds (Digita Circuit Simulator)
В этом симуляторе видна причина почему не работает ATF16V8 в замен 1556 серии.
И в чем эта причина?Цитата:
Сообщение от RN1TZ
да, да, интересно очень. не таксвиститстучит или что?
Скриншоты делать лень, скажу в двух словах. В синхро смеси, во время кадрового сонхро сигнала пропадают строчные врезки, фактически обрезается кадровая синхронизация. В комбинаторной логике формирователя сигнала DAC_EN не фиксируется в DL триггере конец прямого хода и гашение видео сигнала начинается с половины строки. Из за малых задержек в сигналах появляются просечки в виде цифрового шума. Чтобы применять быстрые GAL или ATF нужно вводить стробирование фиксировать логические состояние.
Выше выложены файлы проектов в WinCupl с оптимизированными логическими состояниями с сохранением функций.
Хотелось бы в живую опробовать и при необходимость откорректировать прошивки. И получить реплику Неона на SMD элементах.
Интересно, а почему тогда GAL16V8D-25 не во всех местах Неона работают вместо ХПшек (которые по пачпорту те же -25)?Цитата:
Сообщение от RN1TZ
Сорри, вру, ХПшки -40